- 由于經濟下滑損及開發預算減少，嵌入系統設計者正在轉向FPGA（現場可編程門陣列）技術，以縮減開發周期、對抗設備老化以及簡化產品升級。通過采用數量龐大且不斷增加的FPGA開發工具、可重用邏輯單元以及市售商用模塊，設計者可以構思出高性能嵌入系統，并且能夠根據需求變化作重新配置，從而盡量減少對工程和制造的影響。過去，電路板設計者使用這些器件作系統元件之間的互連，但最新的高密度產品也可以替代一個典型嵌入項目中的處理器、內存、定制邏輯及很多外設。盡管它有能力改變嵌入架構，設計者仍應分析性能、功率和成本局限，以確
- 關鍵字：
Xilinx FPGA
- 在FPGA中植入嵌入式系統,如今，由于可編程器件(如FPGA)容量大、性能高、成本相對較低的特性，這種平衡又在發生變化，以前硬件設計元素(如處理器及其外圍器件和邏輯塊)也可以轉移到軟領域(圖1)。因此，在整個開發周期內，靈活性可能更大，更改
- 關鍵字：
系統 嵌入式 植入 FPGA
- 摘要：設計了以FPGA為核心采集模塊，以單片機為顯示控制核心，以TFT彩屏液晶為顯示器件的便攜數字存儲示波器。通過異步FIFO實現了FPGA中高速數據流與單片機處理速度之間的速率匹配。以三總線結構以及控制信號的握手協
- 關鍵字：
FPGA TFT 彩屏 便攜
- 近日Altera公司、MIPS科技公司以及System Level Solutions (SLS) 公司聯合推出了MIPS-Based?、FPGA優化軟核處理器，適用于Altera FPGA以及ASIC器件。MP32處理器是MIPS?兼容應用類處理器，繼承了業界規模最大的軟件開發工具以及操作系統支持生態系統。MP32處理器是業界第一款基于FPGA的軟核處理器，由Wind River公司的VxWorks RTOS和MIPS Navigator ICS軟件開發套裝提供支持。
- 關鍵字：
Altera FPGA
- 工程師在設計過程中，經常需要一定的創造力(你不妨稱之為數字管道膠帶)才能夠保證設計的順利完成。過去8年時間里，我曾經目睹許多優秀工程師利用這一方法出色地完成了許多工作，而他們采用的最主要工具就是 FPGA Editor。
利用FPGA Editor，你可以察看完成的設計并確定是否在FPGA構造一級真正實現了設計意圖 – 而這對于任何工程師或現場應用工程師來說都是非常需要的。假設你拿到協作者的設計，需要對其進行修改，但他們的 HDL源代碼非常難于理解，或者根本沒有任何注釋或文檔。也許你
- 關鍵字：
Xilinx FPGA 設計工具
- 近幾年來，電線、電纜、光纖等產品的需求量大大增加，外徑尺寸的質量控制成為許多生產廠家急需解決的問題。傳統 ...
- 關鍵字：
ARM FPGA 線陣CCD測徑系統
- LSI接口終于要實現“光纖”化了。美國阿爾特拉(Altera)公布了在FPGA中導入光纖接口的計劃。預定在2011年內采用試制芯片進行演示，2012年以后產品化。產品主要面向高清視頻傳輸、云計算、三維游戲以及高性能視頻監控等用途。在這些產品中，除了主板上的LSI間布線外，還可廣泛地用于機殼內布線等用途。
- 關鍵字：
Altera FPGA
- 摘要：基于提高速度和減少面積的理念，對傳統的FIR數字濾波器進行改良。考慮到FPGA的實現特點，研究并設計了采用Radix-2的Booth算法乘法器以及結合了CSA加法器和樹型結構的快速加法器，并成功應用于FIR數字濾波器的設
- 關鍵字：
FPGA FIR 數字濾波器
- 過去，FPGA在系統設計中發揮了重要作用，但現在還需要新的性能，同時需要降低整個系統的構建和運營成本。功能豐富、低成本的FPGA實現了快速的產品上市時間與較短的投資回報周期，并且擁有能夠適應不斷發展的標準的靈活性和性能。系統/設計工程師現在還擁有了一個令人興奮的、改進的工具集來解決不斷演進的信號處理市場的挑戰。
- 關鍵字：
RapidIO FPGA 串行 低功耗
- FPGA在嵌入式系統中的開發方向,早期的嵌入式系統一般是以通用處理器或單片機為核心，在外圍電路中加入存儲器、功率驅動器、通信接口、顯示接口、人機輸入接口等外圍接口，再加上應用軟件，有些還加上了嵌入式操作系統，從而構成完整的系統。 隨
- 關鍵字：
方向 開發 系統 嵌入式 FPGA
- 滿足設計的時序要求本身已非易事，而要實現某項設計的整體時序具有完全可重復性有時候卻是不可能的任務。幸運的是，設計人員可以借助有助于實現可重復時序結果的設計流程概念。影響最大的四個方面分別是 HDL 設計實踐、綜合優化、平面布局和實施方案。
就獲得可重復結果而言，資源利用和頻率要求都很高的設計是最大的挑戰。它們也是可重復結果流程需求最高的設計。得到可重復結果的第一步是在 HDL設計階段運用設計合理的實踐。遵循出色的分層邊界實踐有助于保持邏輯整體性，而這在設計變更時有助于保持可重復結果。一條不錯的規
- 關鍵字：
Xilinx FPGA
- 功能強大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網絡提供可重配置無線測試設備。長期演進(LTE)是移動寬帶的最3GPP標準，它打破了現有蜂窩網絡的固有模式。LTE與前代UMTS和GSM標準相比，除采用高頻譜效率的射頻技術外，其架構還得到了大幅簡化。LTE系統的無線接入部分Node-B，是連接無線電和整個互聯網協議核心網絡之間的邊緣設備。這種架構無法監測和測試等效于UMTS中間鏈路上的元件。必須通過無線電接口，才能有效地測試LTE網絡元件。
這正是Prisma
- 關鍵字：
Xilinx FPGA Virtex-5
- 設計人員時常需要通過增加計算能力或額外輸入（或兩者）延長現有的嵌入式系統的壽命。而可編程系統平臺在這里大有用武之地。我們曾經希望用安全網絡連接功能升級一套網絡可編程系統。安全網絡連接功能需要加密才能運行安全外殼 (SSH)、傳輸層安全 (TLS)、安全套接層(SSL) 或虛擬專用網 (VPN) 等協議。這種安全需求與把各種系統接入因特網的需求同步增長，例如，為了啟用遠程管理與分布式控制系統。
因該領域仍在發展并且標準尚未固定，因此成本主要取決于一次性工程費用。所以，FPGA 技術能實現最高價值。
- 關鍵字：
Xilinx FPGA
- ISE12.3增強PlanAhead 設計與分析控制臺，并進一步優化功耗，標志著支持 AXI4 接口IP的推出，和即插即用FPGA 設計的實現
賽靈思公司（Xilinx, Inc. ）宣布推出 ISE® 12.3設計套件，這標志著這個FPGA 行業領導者針對片上系統設計的互聯功能模塊， 開始推出滿足AMBA® 4 AXI4 規范的IP核，以及用于提高生產力的 PlanAhead™ 設計和分析控制臺，同時還推出了用于降低了Spartan®-6 FPG
- 關鍵字：
Xilinx FPGA ISE
- 作為賽靈思用戶論壇的定期訪客，我注意到新用戶往往對時序收斂以及如何使用時序約束來達到時序收斂感到困惑。為幫助 FPGA設計新手實現時序收斂，讓我們來深入了解時序約束以及如何利用時序約束實現FPGA 設計的最優結果。
何為時序約束？
為保證設計的成功，設計人員必須確保設計能在特定時限內完成指定任務。要實現這個目的，我們可將時序約束應用于連線中——從某 FPGA 元件到 FPGA 內部或 FPGA 所在 PCB 上后續元件輸入的一條或多條路徑。
在 FPGA 設計
- 關鍵字：
Xilinx FPGA 設計時序
fpga-ask介紹
您好，目前還沒有人創建詞條fpga-ask!
歡迎您創建該詞條，闡述對fpga-ask的理解，并與今后在此搜索fpga-ask的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
