fpga最小系統設計和原理圖解析- FPGA（Field-Programmable Gate Array），即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。
關鍵字：
fpga
fpga設計與應用：智能小車設計方案-整個系統由發送端（智能小車部分）和接收端（控制臺：控制和顯示部分）組成
關鍵字：
fpga
FPGA的過去，現在和未來-自Xilinx在1984年創造出FPGA以來，這種可編程邏輯器件憑借性能、上市時間、成本、穩定性和長期維護方面的優勢，在通信、醫療、工控和安防等領域占有一席之地，在過去幾年也有極高的增長率。而進入了最近兩年，由于云計算、高性能計算和人工智能的繁榮，擁有先天優勢的FPGA的關注度更是到達了前所未有的高度。本文從基礎出發談及FPGA的過去、現在與未來。
關鍵字：
fpga xilinx 英特爾
FPGA應用和設計要點詳細解析-FPGA的用處比我們平時想象的用處更廣泛，原因在于其中集成的模塊種類更多，而不僅僅是原來的簡單邏輯單元（LE）。早期的FPGA相對比較簡單，所有的功能單元僅僅由管腳、內部buffer、LE、RAM構建而成，LE由LUT（查找表）和D觸發器構成，RAM也往往容量非常小
關鍵字：
fpga
fpga是什么？fpga經典設計與應用：基于FPGA的高速AD轉換系統-在雷達設計中，需要對接收到的信號首先進行模數轉換，其轉換速度和準確性直接決定了之后FFT等運算的準確性，最終影響雷達測量精度。介紹了一種基于FPGA，利用芯片ADS7890實現一種快速14位串行AD轉換，對系統的軟件和硬件做了說明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接，軟件部分利用Quartus II 8．0編程。
關鍵字：
fpga
FPGA基于CORDIC算法的求平方實現-CORDIC是在沒有專用乘法器（最小化門數量）情況下，一組完成特定功能的算法，包括平方、超越、Log、sin/cos/artan。原理為連續的旋轉一個較小的角度，以一定精度逼近想要的角度。
關鍵字：
FPGA CORDIC
時序分析中的一些基本概念-時序分析時FPGA設計中永恒的話題，也是FPGA開發人員設計進階的必由之路。慢慢來，先介紹時序分析中的一些基本概念。
關鍵字：
FPGA 時序分析 周期抖動
使用VIVADO對7系列FPGA的高效設計心得-隨著xilinx公司進入20nm工藝，以堆疊的方式在可編程領域一路高歌猛進，與其配套的EDA工具——新一代高端FPGA設計軟件VIVADO也備受關注和飽受爭議。
關鍵字：
FPGA VIVADO 賽靈思
Board從入門到精通系列（六）-由于更新了開發工具，所以本篇博客有必要重復前面的內容，今天首先演示如何利用Vivado開發純邏輯工程，即只在PL上進行開發。
關鍵字：
FPGA Vivado OpenRISC
ZYNQ器件的啟動配置方法-無任是用CPU作為系統的主要器件，還是用FPGA作為系統的主要器件，系統設計中首先要考慮到的問題就是處理器的啟動加載問題。
關鍵字：
FPGA XILINX 賽靈思
Board從入門到精通（五）：軟硬件協同設計-Zynq最大的優勢在于，同時具備軟件、硬件、IO可編程，即All Programmable。在設計Zynq過程中，同樣要建立一種意識，就是從原來單純的軟件思維（或單純的硬件思維）中解脫，轉向軟硬件協同設計的開發方法。
關鍵字：
Board Zynq FPGA
FPGA開發基本流程-FPGA是可編程芯片，因此FPGA的設計方法包括硬件設計和軟件設計兩部分。硬件包括FPGA芯片電路、 存儲器、輸入輸出接口電路以及其他設備，軟件即是相應的HDL程序以及最新才流行的嵌入式C程序。
關鍵字：
FPGA 微電子 SOC
從可編程器件發展看FPGA未來趨勢-可編程邏輯器件的發展歷史可編程邏輯器件的發展可以劃分為4個階段，即從20世紀70年代初到70年代中為第1段，20世紀70年代中到80年代中為第2階段，20世紀80年代到90年代末為第3階段，20世紀90年代末到目前為第4階段。
關鍵字：
FPGA 可編程器件 賽靈思
底層內嵌功能單元與軟核、硬核以及固核-內嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等軟處理核(Soft Core)?，F在越來越豐富的內嵌功能單元，使得單片FPGA 成為了系統級的設計工具，使其具備了軟硬件聯合設計的能力，逐步向SOC 平臺過渡。
關鍵字：
FPGA 賽靈思 DLL
數字時鐘管理模塊與嵌入式塊RAM-業內大多數FPGA 均提供數字時鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進的FPGA 提供數字時鐘管理和相位環路鎖定。相位環路鎖定能夠提供精確的時鐘綜合，且能夠降低抖動，并實現過濾功能。
關鍵字：
數字時鐘管理 FPGA 賽靈思
fpga-pwm介紹
您好，目前還沒有人創建詞條fpga-pwm!
歡迎您創建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473