ip 文章最新資訊

基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計(jì)

基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計(jì),1 引言　　文中采用IP核復(fù)用方法和SOC技術(shù)基于AVR 8位微處理器AT90S1200IP Core設(shè)計(jì)專用PLC微處理器FSPLCSOC模塊。隨著芯片集成程度的飛速提高，IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計(jì)方式。一
關(guān)鍵字： FSPLCSOC 模塊設(shè)計(jì) 微處理器技術(shù) IP 復(fù)用 SOC 基于

MCU&USB設(shè)備控制器IP核的設(shè)計(jì)

MCUUSB設(shè)備控制器IP核的設(shè)計(jì),摘要：用硬件描述語(yǔ)言verilog HDL設(shè)計(jì)實(shí)現(xiàn)了一種MCUUSB設(shè)備控制器IP核。論文首先簡(jiǎn)要介紹了設(shè)計(jì)的背景,重點(diǎn)對(duì)自主研發(fā)的將MCUUSB控制器集成于一個(gè)芯片的設(shè)計(jì)和研究分析。最后給出nc-verilog功能仿真方案以及FPGA驗(yàn)
關(guān)鍵字：設(shè)計(jì) IP 控制器設(shè)備 MCU&USB

嵌入式微處理器IP core設(shè)計(jì)與分析

嵌入式微處理器IP core設(shè)計(jì)與分析,摘要：本文在對(duì)傳統(tǒng)微控制器進(jìn)行系統(tǒng)分析的基礎(chǔ)上，提出了一種較好的改進(jìn)設(shè)計(jì)方法?；乇芰藗鹘y(tǒng)微控制器基于累加器的ALU結(jié)構(gòu)及算術(shù)邏輯指令：并在指令執(zhí)行時(shí)序上盡量減少指令執(zhí)行所需的時(shí)鐘周期。通過(guò)仿真驗(yàn)證證明該設(shè)
關(guān)鍵字：設(shè)計(jì) 分析 core IP 微處理器嵌入式

基于嵌入式Linux的TFT LCD IP及驅(qū)動(dòng)的設(shè)計(jì)

系統(tǒng)總體設(shè)計(jì)方案本系統(tǒng)的總體設(shè)計(jì)框圖如圖1所示。
圖1 系統(tǒng)框圖

Nios II處理器在SDRAM中開辟幀緩沖(Frame buffer)，可以是單緩沖也可以是雙緩沖。以單緩沖為例。處理器將一幀圖像數(shù)據(jù)(640times;480times;2Byt
關(guān)鍵字： IP 驅(qū)動(dòng) 設(shè)計(jì) LCD TFT 嵌入式 Linux 基于

AVR AT90S1200 IP核設(shè)計(jì)及復(fù)用技術(shù)

1 引言　　隨著芯片集成程度的飛速提高，一個(gè)電子系統(tǒng)或分系統(tǒng)可以完全集成在一個(gè)芯片上，IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計(jì)方式。同時(shí)IC設(shè)計(jì)能力和EDA工具卻相對(duì)落后于半導(dǎo)體工藝技術(shù)的發(fā)
關(guān)鍵字：復(fù)用技術(shù) 設(shè)計(jì) IP AT90S1200 AVR

移動(dòng)操作SoC接口IP組件設(shè)計(jì)

移動(dòng)操作SoC接口IP組件設(shè)計(jì),　1 引言

　　移動(dòng)操作或移動(dòng)計(jì)算（mobile computing）原是通訊領(lǐng)域的研究方向，隨著數(shù)字無(wú)線通信技術(shù)和嵌入式計(jì)算技術(shù)的發(fā)展、應(yīng)用與融合，移動(dòng)操作已逐步成為嵌入式系統(tǒng)中很具發(fā)展?jié)摿Φ囊粋€(gè)領(lǐng)域［1］。SoC（Sy
關(guān)鍵字：組件設(shè)計(jì) IP 接口操作 SoC 移動(dòng)

基于IP軟電話設(shè)計(jì)的端到端視頻通信技術(shù)

擁有軟電話視頻許可的用戶，只需要在桌面電腦上安裝Avaya的IP軟件電話，并且配置一個(gè)普通的USB攝像頭，即具備了端到端視頻通信功能。Avaya IP語(yǔ)音通信系統(tǒng)可為使用Avaya IP軟件電話的用戶提供端到端的視頻通信能力。
關(guān)鍵字：視頻通信技術(shù) 設(shè)計(jì) 電話 IP 基于

TCP/IP的浮標(biāo)網(wǎng)絡(luò)通信系統(tǒng)設(shè)計(jì)策略

水聲信道匹配基礎(chǔ)研究是建立在水聲學(xué)、海洋物理聲學(xué)以及現(xiàn)代信號(hào)處理技術(shù)基礎(chǔ)上的新興研究領(lǐng)域。為滿足研究需要而構(gòu)建的局部海域水聲信道測(cè)量平臺(tái)（圖 1），能夠?qū)崿F(xiàn)環(huán)境信息和信道參量的系統(tǒng)采集和實(shí)時(shí)傳遞，對(duì)信道
關(guān)鍵字：設(shè)計(jì) 策略系統(tǒng) 網(wǎng)絡(luò)通信浮標(biāo) TCP/IP

基于IP核及可重構(gòu)設(shè)計(jì)的信息安全SoC芯片的實(shí)現(xiàn)

基于IP核及可重構(gòu)設(shè)計(jì)的信息安全SoC芯片的實(shí)現(xiàn),當(dāng)前,信息安全防護(hù)已經(jīng)從傳統(tǒng)的單點(diǎn)信息加密發(fā)展到了以芯片級(jí)硬件防護(hù)為基礎(chǔ),構(gòu)建覆蓋全網(wǎng)絡(luò)系統(tǒng)的信息保障體系?；谛酒?jí)的硬件解決方案已經(jīng)成為保證信息安全的最可靠的途徑?？芍貥?gòu)信息安全SoC芯片是基于信息安全
關(guān)鍵字： SoC 芯片實(shí)現(xiàn) 安全信息 IP 重構(gòu) 設(shè)計(jì) 基于

USB2.0主機(jī)控制器IP核的設(shè)計(jì)

USB2.0主機(jī)控制器IP核的設(shè)計(jì),摘要：為了擺脫對(duì)USB2.0 主機(jī)控制器ASIC 芯片的依賴，提高產(chǎn)品集成度，本文設(shè)計(jì)了針對(duì)全速和高速USB 海量存儲(chǔ)設(shè)備的USB2.0 主機(jī)控制器IP 核。首先介紹USB2.0 主機(jī)控制器IP核中主要涉及的USB2.0 通信協(xié)議以及與物理層
關(guān)鍵字：設(shè)計(jì) IP 控制器主機(jī) USB2.0

基于SIP協(xié)議的IP電話通信系統(tǒng)的組成原理

0 概述
IP電話以其通話費(fèi)率低、方便集成和智能化等優(yōu)勢(shì)而得到了眾多消費(fèi)者的極大認(rèn)可，并因此而對(duì)原有固定電話運(yùn)營(yíng)者的長(zhǎng)途電話和國(guó)際電話業(yè)務(wù)造成了巨大沖擊。因此，隨著以太網(wǎng)接口的直接入戶，開發(fā)出一種帶有RJ-4
關(guān)鍵字：系統(tǒng) 組成原理通信電話 SIP 協(xié)議 IP 基于

NGN IP地址分配和路由的設(shè)計(jì)及規(guī)劃

NGN業(yè)務(wù)具有端到端(Peer-to-Peer)及永久在線(Always-on-Line)的通信模式，需要分配大量IP地址，存在公網(wǎng)IP地址不足的問(wèn)題。同時(shí)運(yùn)營(yíng)商在城域網(wǎng)中必須采用靜態(tài)路由、動(dòng)態(tài)路由、策略路由和路由策略等技術(shù)設(shè)置城域網(wǎng)路由
關(guān)鍵字：設(shè)計(jì) 規(guī)劃路由分配 IP 地址 NGN

基于FPGA LPM多功能信號(hào)發(fā)生器設(shè)計(jì)

摘要：以FPGA芯片為載體，通過(guò)QuartusII的LPM_ROM模塊和VHDL語(yǔ)言為核心設(shè)計(jì)一個(gè)多功能信號(hào)發(fā)生器，根據(jù)輸入...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

基于FPGA的電子設(shè)計(jì)競(jìng)賽電路板的設(shè)計(jì)與實(shí)現(xiàn)

摘要：介紹了一種基于FPGA的電子設(shè)計(jì)競(jìng)賽電路板，該電路板由美國(guó)Altera公司的Cyclone系列FPGAEP1C6、單片...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

基于FPGA的像素探測(cè)器數(shù)據(jù)緩存設(shè)計(jì)

粒子對(duì)撞機(jī)[1]是建立在高能同步加速器上的一種粒子對(duì)撞裝置。對(duì)撞機(jī)運(yùn)行時(shí)，能量強(qiáng)大的粒子在其內(nèi)部經(jīng)過(guò)加速...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

共831條 29/56 |‹ « 27 28 29 30 31 32 33 34 35 36 » ›|

ip介紹

IP是英文Internet Protocol（網(wǎng)絡(luò)之間互連的協(xié)議）的縮寫，中文簡(jiǎn)稱為“網(wǎng)協(xié)”，也就是為計(jì)算機(jī)網(wǎng)絡(luò)相互連接進(jìn)行通信而設(shè)計(jì)的協(xié)議。在因特網(wǎng)中，它是能使連接到網(wǎng)上的所有計(jì)算機(jī)網(wǎng)絡(luò)實(shí)現(xiàn)相互通信的一套規(guī)則，規(guī)定了計(jì)算機(jī)在因特網(wǎng)上進(jìn)行通信時(shí)應(yīng)當(dāng)遵守的規(guī)則。任何廠家生產(chǎn)的計(jì)算機(jī)系統(tǒng)，只要遵守 IP協(xié)議就可以與因特網(wǎng)互連互通。IP地址具有唯一性，根據(jù)用戶性質(zhì)的不同，可以分為5類。另外，IP還有進(jìn)入 [ 查看詳細(xì) ]