對鎖相環環路濾波器進行簡單分析，對ADIsimPLL 3．1模擬軟件的功能特點做了簡要介紹，并利用仿真軟件對一款頻率合成器的環路濾波器進行仿真設計，結果表明該軟件在設計應用中方便快捷，能夠幫助設計出滿足指標要求且性能穩定的環路濾波器。
關鍵字：
環路帶寬 PLL 環路濾波器 壓控靈敏度
在嘗試將鎖相環(PLL)鎖定時，你是否碰到過麻煩?草率的判斷會延長調試過程，調試過程變得更加單調乏味。根據以下驗證通行與建立鎖定的程序，調試過程可以變得非常簡單。
第1步：驗證通信
第一步是驗證PLL響應編程的能力。如果PLL沒有鎖定，無法讀回，則嘗試發送需要最小量硬件命令工作的軟件命令。一種方法是通過軟件(而非引腳)調節PLL的通電斷電尋找引腳的可預測電流變化或偏置電壓電平變化。許多PLL在其輸入(OSCin)引腳的電平在通電時為Vcc/2，在斷電時為0V。
如果PLL集成了壓控振
關鍵字：
鎖相環 PLL
美普思科技公司(MIPS Technologies, Inc., 納斯達克代碼：MIPS)宣布，新推出的SkypeKit™開發工具可提供MIPSTM架構對Skype的支持。通過SkypeKit 封閉測試(beta)計
關鍵字：
MIPS-Based Skype MIPS
1.鎖相環的基本組成
許多電子設備要正常工作，通常需要外部的輸入信號與內部的振蕩信號同步，利用鎖相環路就可以實現這個目的。
鎖相環路是一種反饋控制電路，簡稱鎖相環(PLL)。鎖相環的特點是：利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位。
因鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環通常用于閉環跟蹤電路。鎖相環在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由
關鍵字：
鎖相環 PLL
RF和微波儀器(比如信號和網絡分析儀)需使用寬帶掃頻信號來進行大多數基本測量。 但寬帶壓控振蕩器(VCO)通常會因最大限度擴大調諧范圍所需的低Q和高KVCO(VCO的調諧靈敏度，單位：MHz/V)而具有最糟糕的相位噪聲。 釔鐵石榴石(YIG)調諧振蕩器憑借良好的寬帶相位噪聲性能和一個倍頻程頻率調諧范圍巧妙地解決了該問題，但體積可能較大且費用昂貴，并且它的調諧電流可以達到數百mA。當然，該振蕩器仍需外部鎖相環(PLL)來閉合環路以及壓控電流源來提供調諧電流。 YIG晶體球類似具有高
關鍵字：
PLL VCO
第一部分將重點介紹有關PLL的基本概念，同時描述基本PLL架構和工作原理，另外，我們還將舉例說明PLL在通信系統中的用途。最后，我們將展示一種運用ADF4111頻率合成器和VCO190-902T電壓控制振蕩器的實用PLL電路。 在第二部分中，我們將詳細考察與PLL相關的關鍵技術規格：相位噪聲、參考雜散和輸出漏電流。導致這些因素的原因是什么，如何將其影響降至最低?它們對系統性能有何影響? 最后一部分將詳細描述構成PLL頻率合成器的各個模塊以及ADI頻率合成器的架構。同時還將簡要總結目前市場上有售的頻
關鍵字：
PLL 發射器
?目的 結合 RFMD公司最新的高集成度 ,高線性 IC RFFC2071(包括寬帶 VCO, PLL和淚頻器)以及其他各類器件產品，為客戶提供最優設計方案，縮短研發周期，以便能更好的服務客戶。 ?應用范圍 主要應用于通信市場中各頻段室內、室外覆蓋用直放站及其它頻率變換應用等。 ?優勢 具有低功耗 , 小體積 ,應用簡單的特點 , 具有良好的性能指標 , 包括線性
關鍵字：
VCO PLL
Analog Devices, Inc.，全球領先的高性能信號處理解決方案供應商，最近推出一款集成壓控振蕩器(VCO)的鎖相環(PLL)頻率合成器ADF4355，移動網絡運營商利用它可改善蜂窩基站性能和無線服務質量。 集成VCO的新款PLL頻率合成器ADF4355的工作頻率可高達6.8 GHz，對于業界當前的載波頻率，如此高的頻帶可提供相當大的裕量。 設計用于蜂窩基站時，無線服務提供商可利用這款新型PLL頻率合成器的高工作頻率和低VCO相位噪聲來提高呼
關鍵字：
ADI PLL
本文分析了晶振模塊和PLL合成器這兩種主要的系統時鐘源的特點，并重點闡述了PLL合成器相對于晶振模塊的替代優勢。
在所有電子系統中，時鐘相當于心臟，時鐘的性能和穩定性直接決定著整個系統的性能。典型的系統時序時鐘信號的產生和分配包含多種功能，如振蕩器源、轉換至標準邏輯電平的部件以及時鐘分配網絡。這些功能可以由元器件芯片組或高度集成的單封裝來完成，如圖1所示。
系統時鐘源需要可靠、精確的時序參考，通常所用的就是晶體。本文將比較兩種主要的時鐘源——晶體振蕩器(XO，簡稱晶
關鍵字：
PLL 晶振
您曾設計過具有分數頻率合成器的鎖相環(PLL)嗎?這種合成器在整數通道上看起來很棒，但在只稍微偏離這些整數通道的頻率點上雜散就會變得高很多，是吧?如果是這樣的話，您就已經遇到過整數邊界雜散現象了 —— 該現象發生在載波的偏移距離等于到最近整數通道的距離時。
例如，若是鑒相器頻率為100MHz，輸出頻率為2001MHz，那么整數邊界雜散將為1MHz的偏移量。在這種情況下，1MHz還是可以容忍的。但當偏移量變得過小，卻仍為非零值時，分數雜散情況會更加嚴重。
采用可編程輸
關鍵字：
VCO PLL
我們在使用功率分析儀的進行測試的時候，選擇合適的同步源，如果同步源設定不當，測量值有可能不穩定或出現錯誤，諧波測量模式還要選擇合適的PLL源，不少客戶經常提出疑惑，同步源和PLL源有什么異同，他們的作用是什么?
為了能精確的計算功率等測量值，需要從采樣數據中按完整的信號周期截取數據，而原始的采樣信號有電壓和電流兩種，由于電壓和電流的信號周期不可能完全一樣，所以無論選擇電壓信號周期作為截取依據，還是選擇電流信號周期作為截取依據，都無法完美的截取完整的信號周期，怎么辦呢?從電壓電流中選擇畸變小、輸入
關鍵字：
PLL PA6000
結合數字式頻率合成器(DDs)和集成鎖相環(PLL)各自的優點，研制并設計了以DDS芯片AD9954和集成鎖相芯片ADF4113構成的高分 辨率、低雜散、寬頻段頻率合成器，并對該頻率合成器進行了分析和仿真，從仿真和測試結果看，該頻率合成器達到了設計目標。該頻率合成器的輸出頻率范圍為 594～999 MHz，頻率步進為5 Hz，相位噪聲為-91dBc。
DDS的參考信號由晶振產生，其頻率為fref。DDS輸出的信號頻率為fDDS，頻率值由頻率控制字(FTW)控制。鎖相環
關鍵字：
DDS PLL
摘要：
檢測到時鐘丟失時平滑切換到冗余時鐘源有助于避免系統運行中斷。
正文：
當今許多數據通信、網絡和計算機系統都需要實現時鐘冗余。組件或板級故障甚至簡單的定期系統維護等引起的任何中斷都不應造成系統運行中斷。因此，為整個電路工作提供時序的系統時鐘必須避免因任何異常情況而中斷。帶冗余的理想時鐘發生器也必須能在檢測到時鐘錯誤或丟失的情況下從母時鐘源平滑切換到子時鐘源或晶振。
以下給出幾類常用的冗余時鐘方案，其中包括：
動態時鐘切換：根據這種方案，系統在檢測到母時鐘源丟失或錯誤
關鍵字：
VCO PLL
摘要：針對目前市場上越來越多針對SDI信號的應用需求，提出了多路SDI電信號單波長光纖傳輸的實現方案，就方案中出現的由于FIFO“寫滿”或“讀空”引起的SDI信號傳輸誤碼，提出了一種基于FPGA內部PLL的可控時鐘，利用該時鐘作為FIFO的讀時鐘，實現SDI信號無損傳輸。
引言
串行數字接口(Serial Digital Interface，簡寫為SDI)是針對演播室環境提出的用單根電纜來傳輸數字視音頻信號的方式。在SMTPE-259M標準中
關鍵字：
SDI FPGA 光纖 FIFO PLL 數據還原 201503
凌力爾特公司 (Linear Technology Corporation) 推出低相位噪聲整數 N 合成器內核 LTC6950，該產品具超低抖動時鐘分配輸出電路。LTC6950 非常適用于產生和分配具高信噪比 (SNR) 時鐘數據轉換器必不可少的低抖動信號。當數字化或合成高模擬頻率時，保持數據轉換器時鐘低抖動是實現出色 SNR 水平的基礎。例如，新式電子系統需要用 ADC 直接數字化 RF 和高 IF 信號。憑借 18fsRMS 抖動 (在 12kHz 至 20MHz 帶寬上)，LTC6950 保證
關鍵字：
凌力爾特 PLL LTC6950
pll-based介紹
您好，目前還沒有人創建詞條pll-based!
歡迎您創建該詞條，闡述對pll-based的理解，并與今后在此搜索pll-based的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473