久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> rf-fpga

rf-fpga 文章 最新資訊

基于DSP和FPGA的實時圖像壓縮系統(tǒng)設計

  • 提出了一種基于高頻幀攝像頭的高頻幀實時圖像壓縮技術，以此技術為基礎，使用TMS320CDM642和EP2C35 FPGA相結合，設計了一種高頻幀實時圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結構，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法，實現了100幀/s的壓縮速度，系統(tǒng)同時解決了圖像壓縮中容量和速度的問題，實驗了采集和壓縮過程的同步進行，大大提高了圖像壓縮速度。
  • 關鍵字： FPGA  DSP  實時圖像  壓縮系統(tǒng)    

基于FPGA的移位寄存器流水線結構FFT處理器

  • 0引言快速傅里葉變換(FFT)在雷達、通信和電子對抗等領域有廣泛應用。近年來現場可編程門陣列(FPG...
  • 關鍵字： FPGA  FFT  移位寄存器  

基于CPLD器件的單穩(wěn)態(tài)脈沖展寬電路的設計

  • 在數字電路設計中，當需要將一輸入的窄脈沖信號展寬成具有一定寬度和精度的寬脈沖信號時，往往很快就想到利...
  • 關鍵字： FPGA  CPLD  寬脈沖信號  ISP  

利用Virtex-5LXT應對串行背板接口設計挑戰(zhàn)

  • 采用串行技術進行高端系統(tǒng)設計已占很大比例。在《EETimes》雜志最近開展的一次問卷調查中，有92%的受訪者...
  • 關鍵字： FPGA  Virtex-5LXT  嵌入式  串行背板接口  

基于VHDL語言的99小時定時器設計及實現

  • 0引言傳統(tǒng)的定時器硬件連接比較復雜，可靠性差，而且計時時間短，難以滿足需要。本設計采用可編程芯片...
  • 關鍵字： FPGA  VHDL  定時器  EP1C6Q240C8  

可編程ASIC器件主從式下載開發(fā)系統(tǒng)的設計

  • 1引言當前在EDA領域，只要具備臺式或筆記本電腦并裝有工具軟件，就可以方便地對可編程ASIC（CPLD/FPGA）...
  • 關鍵字： FPGA  ASIC  嵌入式  EDA  ISP  

基于FPGA實現VLIW微處理器的設計與實現

  • 超長指令字VLIW(VeryLongInstructionWord)微處理器架構采用了先進的清晰并行指令設計[1]。VLIW微處...
  • 關鍵字： FPGA  VLIW  微處理器  

多功能數據采集處理系統(tǒng)實現

  • 介紹了一種基于FPGA和DSP的多功能高速數據采集處理系統(tǒng)的設計，該系統(tǒng)的數據采集速度最高可達到105 Msps ,運算能力強，通過更改軟件可適用于大部分的高速數據處理場合，具有較強的通用性。
  • 關鍵字： 數據采集  FPGA  DSP  201007  

基于FPGA的移位寄存器流水線結構FFT處理器設計與實

  • 設計實現了基于FPGA的256點定點FFT處理器。處理器以基-2算法為基礎，通過采用高效的兩路輸入移位寄存器流水線結構，有效提高了碟形運算單元的運算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數據吞吐量，并且使得處理器具有良好的可擴展性。詳細描述了具體設計的算法結構和各個模塊的實現。設計采用Verilog HDL作為硬件描述語言，采用QuartusⅡ設計仿真工具進行設計、綜合和仿真，仿真結果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。
  • 關鍵字： FPGA  FFT  移位寄存器  流水線結構    

基于FPGA的增量型光電編碼器抗抖動二倍頻電路設計

  • 從增量型光電編碼器的構造特點出發(fā)，分析其輸出信號中引起抖動誤碼脈沖的原因。根據編碼器兩相輸出信號(A相、B相)不能同時跳變的特點，設計了一種高精度抗抖動二倍頻電路，能有效濾除信號的干擾脈沖。
  • 關鍵字： FPGA  增量  光電編碼器  抖動    

基于FPGA的彩色圖像Bayer變換實現

  • 利用飛速發(fā)展的FPGA技術，在圖像采集前端實現Bayer插值變換。比較了常用的3種插值方法，選用計算復雜度較高但圖像質量最佳的Optimal Recovery方法。采用Lattice的FPGA芯片LFECP2-M50，實現1 208×1 024圖像，12 f／s，實時Bayer轉換。給出了實時采集圖像結果，顯示了插值變換前的原始圖像，計算了變換后圖像的峰值信噪比PSNR。
  • 關鍵字： Bayer  FPGA  彩色圖像  變換    

基于FPGA的自適應譜線增強系統(tǒng)設計

  • 在此基于Altera公司的現場可編程門陣列(FPGA)芯片EP2C8F256C6,采用最小均方算法設計了自適應譜線增強(ALE)處理系統(tǒng)。以FPGA為處理核心,實現數據采樣控制、數據延時控制、LMS核心算法和輸出存儲控制等。充分利用FPGA高速的數據處理能力和豐富的片內乘法器,設計了LMS算法的流水線結構,保證整個系統(tǒng)具有高的數據吞吐能力和處理速度。并且通過編寫相應的VHDL程序在QuartusⅡ軟件上進行仿真,仿真結果表明該設計可以快速、準確地實現自適應譜線增強。
  • 關鍵字： FPGA  譜線  系統(tǒng)設計    

用Xilinx FPGA適應不斷變化的廣播視頻潮流

  • 電視臺的演播室需要在不替換龐大的以同軸電纜構建的基礎架構的情況下，將模擬音頻和視頻轉換為數字音頻和...
  • 關鍵字： FPGA  廣播視頻  SDI  HD  AVC  視頻編碼  

一種基于FPGA的自適應譜線增強系統(tǒng)的設計

  • 0引言在信號采集與處理中，常只關心具有較窄帶寬和較強周期特征的信號，這時寬帶噪聲成為必須濾除...
  • 關鍵字： 信號處理  FPGA  ALE  自適應濾波  

基于FPGA和DDS技術的正弦信號發(fā)生器設計

  • 該系統(tǒng)由FPGA、單片機控制模塊、鍵盤、LED顯示組成，采用直接數字頻率合成(DDS)，D／A以及實時計算波形值等技術，設計出具有頻率設置功能，頻率步進為100 Hz，頻率范圍為1 kHz～10 MHz之間正弦信號發(fā)生器。該系統(tǒng)的頻率范圍寬，步進小，頻率精度較高。
  • 關鍵字： FPGA  DDS  正弦信號發(fā)生器    
共7111條 344/475 |‹ « 342 343 344 345 346 347 348 349 350 351 » ›|

rf-fpga介紹

您好，目前還沒有人創(chuàng)建詞條rf-fpga!
歡迎您創(chuàng)建該詞條，闡述對rf-fpga的理解，并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473