久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> soc-fpga

soc-fpga 文章 最新資訊

Ximmerse VR/AR跟蹤平臺采用萊迪思的低功耗、小尺寸ECP5 FPGA

  •   萊迪思半導體公司,客制化智能互連解決方案市場的領先供應商,今日宣布廣東虛擬現實科技有限公司(Ximmerse),移動AR/VR應用交互系統提供商,選擇采用萊迪思ECP5? FPGA為其AR/VR跟蹤平臺實現立體視覺計算解決方案。得益于低功耗、小尺寸和低成本的優勢,市場領先的萊迪思ECP5 FPGA是用于實現網絡邊緣靈活的互連和加速應用的理想選擇,可實現低功耗、低延遲的解決方案。  隨著對于AR/VR設備市場需求的不斷增長,目前基于頭戴式顯示器(HMD)的系統在使用移動應用處理器(A
  • 關鍵字: Ximmerse  FPGA  

意法半導體被E-Distribuzione指定成為其新智能電表平臺技術合作伙伴

  •   橫跨多重電子應用領域、全球領先的半導體供應商意法半導體(STMicroelectronics,簡稱ST;紐約證券交易所代碼:STM)為意大利國家電力公司旗下配電公司E-Distribuzione部署其自主研發的第二代智能電表平臺“Open?Meter”提供技術支持。  Open?Meter平臺擴大了傳統智能電網高級計量架構(AMI)的優勢,利用開放式標準Meters?and?More協議在住宅內引入一條通信鏈路,實現高價值的用電服務,例如,智能電能管理、電價動態
  • 關鍵字: 意法半導體  SoC  

人工智能?自動駕駛?云計算?數據中心?10nm FPGA全程帶飛

  • 當下時代的主題究竟是什么?5G通信?人工智能?自動駕駛?還是云計算?或許都是;又或許,都不是。當你看到在這些前端應用市場不斷迸發著激情和靈感時,如何滿足其背后以指數形式增長的數據需求就成了諸多工程師最為頭疼的問題。
  • 關鍵字: 英特爾,FPGA,智能互聯  

“英特爾精尖制造日”解讀全球晶體管密度最高的制程工藝

  •   “英特爾精尖制造日”活動今天舉行,展示了英特爾制程工藝的多項重要進展,包括:英特爾10納米制程功耗和性能的最新細節,英特爾首款10納米FPGA的計劃,并宣布了業內首款面向數據中心應用的64層3D NAND產品已實現商用并出貨。       英特爾公司全球副總裁兼中國區總裁楊旭  歡迎來自合作伙伴、客戶、政府部門和學術界的嘉賓以及新聞媒體出席2017年9月19日在北京舉行的“英特爾精尖制造日”活動。此次活動著眼于快速發展的中國技術生態系統,重申英特爾與中國半導體產業共成長
  • 關鍵字: 英特爾  FPGA  

萊迪思半導體iCE40? FPGA為SteamVR?跟蹤平臺實現低延遲的同步傳感器數據處理功能

  •   萊迪思半導體公司(NASDAQ: LSCC),客制化智能互連解決方案市場的領先供應商,今日宣布Valve采用萊迪思的低功耗、低成本iCE40? FPGA為SteamVR?跟蹤平臺實現實時數據采集和處理功能。  作為SteamVR跟蹤平臺上的低功耗、低延遲傳感器中心,萊迪思iCE40 FPGA大大減少了傳感器到應用處理器/微控制器的印刷電路板(PCB)信號布線數量,從而降低EMI干擾和PCB擁塞程度,并提高信號完整性。  萊迪思半導體資深業務發展經理陳英仁表示:“我們的低功
  • 關鍵字: 萊迪思  FPGA  

手把手教你在FPGA實例上運行“Hello World”

  •   前言  在4月19號的舊金山AWS技術峰會上,亞馬遜CTO Werner Vogels宣布了多項AWS新功能,其中就包括眾人期待已久的FPGA實例F1。  F1 實例配有最新的 16 nm Xilinx UltraScale Plus FPGA,目前有f1.2xlarge和f1.16xlarge兩種類型,其中f1.2xlarge配備有1個FPGA卡, f1.16xlarge配備有8個FPGA卡。  使用
  • 關鍵字: FPGA  神經網絡  

FPGA工程師不得不知的FPGA設計經驗

  •   這里談談一些經驗和大家分享,希望能對IC設計的新手有一定的幫助,能使得他們能少走一些彎路!   在IC工業中有許多不同的領域,IC設計者的特征也會有些不同。在A領域的一個好的IC設計者也許會花很長時間去熟悉B領域的知識。在我們職業生涯的開始,我們應該問我們自己一些問題,我們想要成為怎樣的IC設計者?消費?PC外圍?通信?微處理器或DSP?等等。   IC設計的基本規則和流程是一樣的,無論啥樣的都會加到其中。HDL,FPGA和軟件等是幫助我們理解芯片的最好工具。IC的靈魂是知識。因此我們遇到的第一個
  • 關鍵字: FPGA  

基于FPGA的數字分頻器設計

  •   1. 概述  隨著集成電路技術的快速發展,半導體存儲、微處理器等相關技術的發展得到了飛速發展。FPGA以其可靠性強、運行快、并行性等特點在電子設計中具有廣泛的意義。作為一種可編程邏輯器件,FPGA在短短二十年中從電子設計的外圍器件逐漸演變為數字系統的核心。伴隨著半導體工藝技術的進步,FPGA器件的設計技術取得了飛躍發展及突破。  分頻器通常用來對某個給定的時鐘頻率進行分頻,以得到所需的時鐘頻率。在設計數字電路中會經常用到多種不同頻率的時鐘脈沖,一般采用由一個固定的晶振時鐘頻率來產生所需要的不
  • 關鍵字: FPGA  數字分頻器  

人工智能芯片:發展史、CPU、FPGA和專用集成電路

  • 人工智能算法的實現需要強大的計算能力支撐,特別是深度學習算法的大規模使用,對計算能力提出了更高的要求。而從人工智能芯片所處的發展階段來看,從結構層面去模仿大腦運算雖然是人工智能追求的終極目標,但距離現實應用仍然較為遙遠,功能層面的模仿才是當前主流。
  • 關鍵字: 人工智能  FPGA  

FPGA滿足多可穿戴設備高級并行處理能力需求

  • 現有的可穿戴設備大部分都是智能手表或健康手環。這些應用本質上并不“智能”,而是對智能手機的擴展,用于輕松訪問副屏和/或進行低速和低功耗生理體征測量,如計步器和心率測量等。隨著語音、AR和AI技術的發展,我們將會看到更多更加智能的可穿戴設備,涵蓋語音控制的智能耳機到可以進行空間、手勢和目標識別的AR眼鏡。這些全新的應用,特別是涉及到空間測量(例如音頻波束形成或AR手勢檢測)時,需要實時工作的低功耗傳感器中心來同時捕捉和處理來自傳感器陣列的數據。與其他應用處理器、MCU和DSP相比,萊迪思FPGA能夠提供靈活
  • 關鍵字: 可穿戴  FPGA  萊迪思  

陳天石:三年內寒武紀IP的SoC將達數億顆 并參建超級智能電腦

  •   中科院寒武紀CEO陳天石表示,很快市面上就將見到嵌入寒武紀IP的智能終端機產品,此外放眼未來的三年,智能終端機與服務器采用寒武紀人工智能(AI)芯片IP的SoC將達數億顆。他的這番話,也間接證實了華為海思麒麟970芯片將與寒武紀展開IP合作。   中科院寒武紀CEO陳天石30日參加全球(上海)人工智能創新峰會時,對DIGITIMES與在場其他媒體做出上述表示。   寒武紀將建立AI芯片技術壁壘   陳天石指出,過去十年AI復興的發動機是“摩爾定律”,未來十年,摩爾定律放緩
  • 關鍵字: 寒武紀  SoC  

英特爾借由投入FPGA推動機器學習與AI

  •   自從機器學習(machinelearning;ML)與人工智能(AI)在近期受到歡迎后,包括英特爾(Intel)等科技大廠也積極抓緊機會投入開發相關領域。該公司高層日前也表示,英特爾正利用現場可編程閘陣列(FPGA)技術,提供ML或AI的解決方案。據NewElectronics報導,為了搶搭ML與AI風潮,英特爾透過收購與內部發展打造解決方案。英特爾的可編程系統事業群(ProgrammableSystemsGroup;PSG)前身為Altera,AI產品專家BillJenkins表示,PSG專注在機器
  • 關鍵字: 英特爾  FPGA  

基于FPGA與AD5422的PLC模擬量擴展單元的設計 

  • 本文設計了一種以FPGA為核心,基于AD5422實現多路高精度輸出的PLC模擬量擴展單元模塊。設計先對現有的方案進行了分析和討論,之后對FPGA內部相關處理機制和實現方案做了詳盡的論述,經過仿真和測試驗證了設計的可行性。相比于傳統的模擬量擴展單元模塊,本系統具有處理速度快、方便、靈活,電路精簡,抗干擾能力強等優點。
  • 關鍵字: FPGA  AD5422  串行外設接口  201709  

基于H.264視頻編解碼SoC滿足高清DVR設計

  •   硬盤錄像機(DVR)作為監控系統的核心部件之一,在10年里高速發展,從模擬磁帶機的替代品演變成具有自己獨特價值的專業監控數字平臺,并被市場廣泛接受。監控系統伴隨DVR這些年的發展向著IP化、智能化發展。  根據行業用戶的需求,DVR由以下幾個方向需要被行業關注:1、DVR的編碼方式向更高壓縮效率的標準H.264發展;2、錄像分辨率從CIF(352*288分辨率) 向D1(720*576)、720P、1080P發展;3、現場監控分辨率也從D1向HD高清發展;4、封閉子系統向開放IP架構系統發展
  • 關鍵字: H.264  SoC  

基于FPGA的猝發式直擴載波同步技術研究與實現

  •   在高動態環境中,由于載波多普勒頻移和收發端時鐘漂移等因素的存在,直擴接收機必須通過載波同步才能在接收端消除頻差并重構載波相位,以實現相干解調。在傳統的載波同步技術中,鎖頻環具有較大的捕獲帶寬但頻率跟蹤精度相對較低;鎖相環雖然具有較高的跟蹤精度卻受到捕獲帶寬的限制。在同步時間要求不高的通信系統中,可以采用鎖頻環與鎖相環級聯的載波同步方法,使接收機既能承受環路帶寬與動態性能之間的折中,又同時滿足跟蹤精度和一定動態性能。但本文所涉及的短時猝發式擴頻通信系統要求更大的捕獲帶寬(±30kHz),且導頻符號僅為2
  • 關鍵字: FPGA  載波同步  
共8050條 79/537 |‹ « 77 78 79 80 81 82 83 84 85 86 » ›|

soc-fpga介紹

您好,目前還沒有人創建詞條soc-fpga!
歡迎您創建該詞條,闡述對soc-fpga的理解,并與今后在此搜索soc-fpga的朋友們分享。    創建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473