- 本設計采用可編程芯片和VHDL語言進行軟硬件設計，不但可使硬件大為簡化，而且穩定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz，因而計時精度很高。本設計采用逐位設定預置時間，其最長時間設定可長達99小
- 關鍵字：
240C Q240 VHDL 240
- 應用VHDL語言設計數字系統，大部分設計工作可在計算機上完成，從而縮短系統開發時間，提高工作效率。下面介紹...
- 關鍵字：
VHDL 交通燈控制器
- CPLD設計的CCD信號發生器技術,本文設計了一種基于CPLD的可編程高精度CCD信號發生器。充分利用CPLD的可編程性．模擬出滿足系統要求的CD信號，輸出信號頻率達到1IMHZ。1 引言
CCD (Charge Coupled Devices)電荷藕合器件是20世紀70年代初發展起來
- 關鍵字：
技術 信號發生器 CCD 設計 CPLD
- IP(IntellectualPropcrty)就是常說的知識產權。美國Dataquest咨詢公司將半導體產業的IP定義為用于ASIC...
- 關鍵字：
IP核 晶閘管 EDA VHDL
- VHDL設計的串口通信程序,本模塊的功能是驗證實現和PC機進行基本的串口通信的功能。需要在
PC機上安裝一個串口調試工具來驗證程序的功能。
程序實現了一個收發一幀10個bit（即無奇偶校驗位）的串口控
制器，10個bit是1位起始位，8個數據位
- 關鍵字：
程序 通信 串口 設計 VHDL
- CPLD設計的驅動數碼顯示電路案例,顯示原理：
八段數碼顯示管如圖1.1 所示，八段數碼管每一段為一發光二極管，共有a～g 以及小數點dp 八個發光二極管。將八段數碼管中的每個二極管的陰極并聯在一起，組成公共陰極端。這樣把共陰極管腳接地，此時
- 關鍵字：
電路 案例 顯示 數碼 設計 驅動 CPLD
- 傳統的定時器硬件連接比較復雜，可靠性差，而且計時時間短，難以滿足需要。本設計采用可編程芯片和VHDL語言進行軟硬件設計，不但可使硬件大為簡化，而且穩定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz，因而計時精度很高。本設計采用逐位設定預置時間，其最長時間設定可長達99小時59分59秒。完全可以滿足用戶的需要，使用也更為方便。
- 關鍵字：
VHDL 定時器
- 在此將VHDL語言設計的計數器應用于脈搏測量，精確的計量出脈搏跳動，并通過數碼管直觀地表示出來。顯示出VHDL語言設計數字系統與醫學的緊密聯系及其在醫療實踐中的巨大應用前景。實踐證明，將EDA技術與醫學相結合，不僅能促進EDA技術的深入發展，而且能夠極大地推動醫學的進步。
- 關鍵字：
醫學 應用 技術 EDA 語言 核心 VHDL
- 介紹一種基于VHDL的可變速彩燈控制器的設計方案，該系統無需外加輸入信號，只需一個時鐘信號就能實現以4種不同速度循環演示8種花型。該系統較以前的傳統設計具有硬件電路簡單、體積小、功耗低、可靠性高等特點。特別是可以在不修改硬件電路的基礎上，僅通過更改軟件就能實現任意修改花型的編程控制方案，而且設計非常方便，設計的電路保密性強。
- 關鍵字：
控制器 設計 彩燈 變速 VHDL 基于
- 常用FPGA/CPLD四種設計技巧,FPGA/CPLD的設計思想與技巧是一個非常大的話題，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉換、流水線操作和數據接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日
- 關鍵字：
技巧 設計 FPGA/CPLD 常用
vhdl-cpld介紹
您好，目前還沒有人創建詞條vhdl-cpld!
歡迎您創建該詞條，闡述對vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
