xilinx fpga 文章最新資訊

基于模糊控制的遲早門同步器及其FPGA實現

在數字通信系統中,必須以符號速率對解調器的輸出進行周期性地采樣.為此,接收器需要一個采樣時鐘信號,這個時鐘信號的頻率和符號速率相等,相位則必須保證采樣時刻是最佳的.在接收器中獲得這個采樣時鐘的過程被稱為符號
關鍵字： FPGA 模糊控制同步器

如何發現并解決FPGA設計中的時序問題

耗費數月精力做出的設計卻無法滿足時序要求，這確實非常令人傷心。然而，試圖正確地對設計進行約束以保證滿足時序要求的過程幾乎同樣令人費神。找到并確定時序約束本身通常也是非常令人頭痛的問題。時序問題的惱人之
關鍵字： FPGA 發現時序

PCB版圖設計DD基于高速FPGA的PCB設計技術

如果高速PCB設計能夠像連接原理圖節點那樣簡單，以及像在計算機顯示器上所看到的那樣優美的話，那將是一件多么美好的事情。然而，除非設計師初入PCB設計，或者是極度的幸運，實際的PCB設計通常不像他們所從事的電路設
關鍵字： PCB FPGA 版圖設計設計技術

基于FPGA的防盜定位追蹤系統(08-100)

　　雖然現在市面上有很多類似的基于GPS的防盜系統，但并不能很好地實現防盜和丟失后找回功能。本作品利用Spartan-3E開發板彌補了以上缺陷。系統由防盜目標終端和尋找指引終端組成。兩終端均基于FPGA設計實現。當裝有防盜目標終端的物品丟失后，防盜目標終端將其所在經緯度位置信息加密并發送給尋找指引終端，指引終端解密該信息并計算出與目標終端的相對位置并通知用戶,從而最大限度地幫助人們找回丟失的物品的同時也保證了傳送信息的安全。
關鍵字： GSM FPGA 定位追蹤

高可靠FPGA通信系統(08-100)

本作品主要目的在于針對ZigBee無線傳感器網絡中中心節點到控制中心的信息通信過程中存在的信息泄露和安全隱患，自行設計一套可移動基于FPGA平臺的高可靠通信系統。在獨立開發的基于CC2430芯片的無線傳感器星型網絡中，無線網絡節點與Spartan平臺進行信息交互，其中端到端的數據傳輸均實現AES加密。中心節點的服務器對有線網絡進行實時安全監測，當網絡中存在危險情況時通過GSM報警，由此實現了高可靠的網絡通信保障環境。
關鍵字： ZigBee FPGA 加密

40nm FPGA搶灘登陸 ASIC尚能飯否

??????? “我們新的管理團隊大部分人來自ASIC公司。”在Xilinx二十五周年慶典之時，Xilinx全球副總裁湯立人風趣的說道，“他們也是因為看到了ASIC已達到局限性，因此決定‘棄暗投明’了。” ????????繼Altera于2008年底發布了首款基于40-nm技術的FPG
關鍵字： FPGA 40nm ASIC

高可靠FPGA通信系統

1 系統設計　　在工業控制領域，利用ZigBee和傳感器網絡，使得數據的自動采集、分析和處理變得更加容易，作為決策輔助系統的重要組成部分，ZigBee無線傳感器網絡在無線數據采集及監控等領域得到了廣泛應用。無線傳感
關鍵字： FPGA 通信系統

基于FPGA的數字解擴解調模塊設計及實現

1引言擴頻通信系統是將基帶信號的頻譜擴展到很寬的頻帶上，然后進行傳輸，通過增大頻帶寬度來提高信噪比的一種系統。由于擴頻系統具有抗干擾能力強、保密性高、截獲概率低、多址復用和任意選址等優點，在移動通信等
關鍵字： FPGA 數字解調模塊設計

用內部邏輯分析儀調試FPGA(08-100)

　　進行硬件設計的功能調試時，FPGA的再編程能力是關鍵的優點。CPLD和FPGA早期使用時，如果發現設計不能正常工作，工程師就使用“調試鉤”的方法。先將要觀察的FPGA內部信號引到引腳，然后用外部的邏輯分析儀捕獲數據。然而當設計的復雜程度增加時，這個方法就不再適合了，其中有幾個原因。第一是由于FPGA的功能增加了，而器件的引腳數目卻緩慢地增長。因此，可用邏輯對I/O的比率減小了，參見圖1。此外，設計很復雜時，通常完成設計后只有幾個空余的引腳，或者根本就沒有空余的引腳能用于調試。
關鍵字：萊迪思 FPGA 邏輯分析儀

提升創造力的數字設計工具：FPGA Editor(08-100)

　　工程師在設計過程中，經常需要一定的創造力(不妨稱之為數字管道膠帶)才能夠保證設計的順利完成。過去8年時間里，我曾經目睹許多優秀工程師利用這一方法出色地完成了許多工作，而他們采用的最主要工具就是FPGA Editor。
關鍵字：賽靈思 FPGA Editor

克服FPGA I/O引腳分配挑戰(08-100)

　　對于需要在PCB板上使用大規模FPGA器件的設計人員來說，I/O引腳分配是必須面對的眾多挑戰之一。由于眾多原因，許多設計人員發表為大型FPGA器件和高級BGA封裝確定I/O引腳配置或布局方案越來越困難。但是組合運用多種智能I/O規劃工具，能夠使引腳分配過程變得更輕松。
關鍵字： Xilinx FPGA I/O引腳

用FPGA實現FIR濾波器(08-100)

　　你接到要求用FPGA實現FIR濾波器的任務時，也許會想起在學校里所學的FIR基礎知識，但是下一步該做什么呢?哪些參數是重要的?做這個設計的最佳方法是什么?還有這個設計應該怎樣在FPGA中實現?現在有大量的低成本IP核和工具來幫助你進行設計，因為FIR是用FPGA實現的最普通的功能。
關鍵字：萊迪思 FPGA FIR濾波器

為FPGA軟處理器選擇操作系統(08-100)

　　操作系統能夠提高可移植性，并提供多種經過測試的抽象層，服務層和應用模塊層以供選擇，從而加快產品上市時間并減少應用程序出錯的可能性。然而，選擇一個嵌入式操作系統( OS )從來就不是一個簡單的過程，因為集成嵌入式軟件的方式選擇余地很大，你可以完全都由自己來編寫，或通過商業定制專門實時操作系統，也可以直接購買通用操作系統不作任何修改，現成的通用操作系統。FPGA性能的提高和軟處理器核的出現，直接導致了可編程邏輯SoC解決方案的產生，隨著這一變化，關于選擇標準，設計方案以及折中考慮等傳統經驗也需要與時俱進以
關鍵字：萊迪思 FPGA 操作系統

賽靈思展示下一代 LTE eNodeB目標設計平臺

　　2009 年 2 月 25 日，北京 —— 全球可編程邏輯解決方案領導廠商賽靈思公司（Xilinx, Inc. (NASDAQ: XLNX)）日前在 2009 年移動通信世界大會上發布產品發展藍圖——首款通用平臺推出，該平臺把可編程長期演進 (LTE) 基帶和無線電子系統的設計與開發集成到了新一代無線 3G 和 4G 基站架構之中。這款模塊化目標設計平臺 (TDP) 提供了端對端 LTE 基站 (eNodeB) 設計方案，不僅能加速 LTE 的頻分雙工
關鍵字： Xilinx LTE eNodeB TDP

賽靈思與Wintegra聯手開發 LTE 基帶目標設計平臺

　　2009 年 2 月 25 日，北京——全球可編程邏輯解決方案領導廠商賽靈思公司（Xilinx, Inc. (NASDAQ: XLNX)）和美國著名芯片廠商Wintegra 公司在 2009 年移動通信世界大會上宣布聯合開發 3GPP-LTE基帶目標設計平臺 (TDP)，相對于傳統的設計方法而言將大幅降低基帶處理的材料清單 (BOM) 成本和功耗。該平臺建立在兩家公司目前可用的組件基礎之上，不僅實現了高度的靈活性與可擴展性，同時還將加速長期演進 (LTE) 產品的開發進程。
關鍵字： Xilinx Wintegra 3GPP-LTE

共6852條 389/457 |‹ « 387 388 389 390 391 392 393 394 395 396 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側重低成本應用，容量中等，性能可以滿足一般的邏輯設計要求，如Spartan系列；還有一種側重于高性能應用，容量大，性能能滿足各類高端應用，如Virtex系列，用戶可以根據自己實際應用要求進行選擇。在性能可以滿足的情況下，優先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開發產品的時間 [ 查看詳細 ]