4 系統的硬件實現與測試
雙擊圖2或圖4中SignalCompiler，在彈出的對話框中點擊“Compile”，DSP Builder將會調用QuartusⅡ進行全程編譯，這個過程包括創建QuartusⅡ工程、綜合和適配。會自動將mdl文件轉換為QuartusⅡ能夠識別的VHDL源程序。
打開QuartusⅡ9．O環境，打開DSP Builder自己建立好的工程，最后選擇cycloneⅡ系列的FPGA芯片EP2C8Q208C，鎖定好相關引腳，再將．sof文件下載到EP2C8Q208C芯片中。
完成下載后，傳統的方法是用邏輯分析儀接到FPGA的管腳上進行硬件測試，該方法繁瑣且復雜，為解決此問題，可使用QuartusⅡ自帶的嵌入式邏輯分析儀SignalTapⅡ進行硬件測試。
打開SignalTapⅡ，設置好所要觀測信號的觸發狀態、采樣時鐘和數據深度，之后將文件保存為．stp文件，并添加到系統工程里，然后啟動完整編譯。
對傳統方法下生成的正弦波信號和基于DDS生成的三角波信號進行SignalTapⅡ硬件測試，結果如圖7所示。對比圖7，圖5和圖6，表明兩種設計方法的正確性。

將硬件電路接入高速D／A轉換電路，用示波器檢測D／A輸出，會看到相應波形。

5 結語
基于Matlab／DSP Builder的系統實現方案形象直觀，本文采用兩種方法在DSP Builder下實現了任意信號發生器的設計，通過Simulink的系統仿真和SignalTapⅡ的硬件測試，證實了設計方法的正確性，取得了預期的效果。
DSP Builder作為Matlab／Simulink中的一個工具箱，使得用FPGA設計DSP系統完全可以通過Simulink的圖形化界面進行，使用DSPBuil-der設計任意波形信號發生器的所有基本組件都已經存在，只需要對每個組件設置參數后逐一連接就可以，從而使得一個復雜電子系統設計變得相當容易而且直觀，利用SignalCompiler很容易將模型轉換為VHDL語言，不涉及到編程，操作更簡單，開發速度大大加快。