開關電流電路延遲線的設計
加入技術交流群
3．2 傳輸誤差的改善
傳輸誤差產生的原因是當電路級聯時，因為傳輸的是電流信號，要想信號完全傳輸到下一級，必須做到輸出阻抗無窮大，但在實際中是不可能實現的，只能盡可能地增加輸出阻抗。
計算出輸出電阻為：
與第二代基本存儲單元相比，輸出電阻增大
倍。結合S2I電路與調整型共源共柵結構電路的優點，構造調整型共源共柵結構S2I存儲單元。采用O．5μm CMOS工藝，level 49 CMOS模型對電路仿真，仿真參數如下：
所有NMOS襯底接地，所有PMOS襯底接電源，所有開關管寬長比均為0．5μm／O．5 μm。輸入信號為振幅50μA，頻率為200 kHz的正弦信號，時鐘頻率為5 MHz，Vref=2．4 V，VDD=5 V。表1中給出了主要晶體管仿真參數。
將原電路按照延遲線的結構連接并仿真，延遲3個時鐘周期(相當于6個基本存儲單元級聯)，仿真結果如圖l所示。
4 結語
詳細分析了第二代開關電流存儲單元存在的缺點，提出了改進方法，并設計了可以延遲任意時鐘周期的延遲線電路，仿真結果表明，該電路具有極高的精度，從而使該電路能應用于實際當中。其Z域傳輸函數為
，在實際應用中，該電路可作為離散時間系統的基本單元電路。
由于開關電流技術具有與標準數字CMOS工藝兼容的特點，整個電路均由MOS管構成，這一技術在以后的數?；旌霞呻娐分袑⒂袕V闊的發展前景。
DIY機械鍵盤相關社區:機械鍵盤DIY
基爾霍夫電流相關文章:基爾霍夫電流定律
評論