基于可編程計數器的時序邏輯電路設計
加入技術交流群
矩陣方程式：
其中，不使用的101，110和111狀態，將EP，ET及
均設置為1，使計數器處于二進制時序狀態工作，能自啟動。作出74LSl61計數器預置輸入變量的卡諾圖及畫包圍圈化簡如圖5所示，各預置輸入變量的最簡邏輯表達式為：
本文引用地址：http://cqxgywz.com/article/180632.htm
由圖4所示的狀態圖，寫出輸出函數Z的矩陣方程式：
其中，不使用的101，110和111狀態的輸出設置為O，亦可設置為1。
用1個74LSl61可編程計數器，3個8選數據選擇器74LSl51按式(5)～(8)畫出邏輯圖如圖6所示。
3 結語
基于可編程計數器的時序邏輯電路設計技術，提出了設計一般時序邏輯電路的狀態分配原則及設計步驟，具有實際應用意義。
需要指出，當用單片74LSl61可編程計數器控制EP，ET及構成模數N16的任意進制計數器時，無輸入變量，所用狀態僅最后一個是非二進制時序，其余均為二進制時序。由功能表可知，需將EP，ET設置為常數1且不需選擇，可將圖2所示的一般結構中控制EP，ET的數據選擇器簡化掉，而控制函數僅在最后狀態為O，可用門簡單控制。
評論