第六輪：積分非線性

積分非線性誤差體現為實際轉換函數與直線之間的偏差。直線可以是可盡可能降低偏差的最佳直線，也可以是增益和偏置誤差取消后在轉換函數端點之間所畫的直線。對 ADC 而言，偏差是兩個步進之差，積分非線性顧名思義就是指從下至特定步進的差動非線性之和，其決定著步進的積分非線性值。

第六輪的勝出者是∑△ADC。其設計并不取決于具體的組件匹配或組件值。SAR ADC則需要高度準確的DAC和比較器。

第七輪：量化誤差

量化誤差是由 ADC 有限的分辨率造成的，也是各種類型 ADC 所無法避免的缺陷。它是 ADC 模擬輸入電壓和輸出數字化值之間的化整誤差。噪聲就是非線性的，并從屬于信號。

∑△轉換器不需要抗混濾波器，由于采樣率大大高于有效帶寬，因此模擬輸入處會出現驟降。過采樣會平衡掉模擬輸入處的任何系統噪聲。∑△轉換器的速度較慢，但分辨率較高。

SAR ADC的主要優勢在于低功耗、高分辨率和準確性。在SAR ADC中，提高分辨率會增加更為準確的內部組件成本。

盡管∑△ADC 在多輪比拼中獲勝，但評委還是認為二者基本打平。兩種轉換器在特定應用中的表現很好，因此必須根據量化信號、轉換速度、轉換準確性和價格來選擇∑△或SAR ADC。二者都有其用武之地。

讓我們從錦標賽的比拼中返回到現實的模擬領域。顯而易見，在消費、汽車、醫療、到工業等各種應用中，必須檢測、放大、調節和轉換各種感應器采集的模擬信號，從而實現在數字領域中對其加以處理。SAR和DelSig 各有優缺點，設計人員需根據不同的具體應用要求加以選擇。毫無疑問，這兩種轉換器在不同領域都能發揮出各自的效用，而賽普拉斯半導體公司 PSoC 產品近期提供的可編程模擬系統帶來了一款靈活的平臺，設計人員可用其來構建多個 SAR、DelSig，甚至同時構建SAR和DelSig。

我們從圖 # 看出，軟件開發工具 PSoC Creator 組件庫——包括能在獨特軟硬件協同設計環境中配置 PSoC 器件的圖形設計編輯器在內的集成開發環境 (IDE)——中提供了模擬符號。模擬可編程系統創建標準和高級模擬信號處理塊的專用組合。這些塊彼此互聯，可提供高度的設計靈活性和 IP 安全性。PSoC Creator 軟件程序提供了用戶友好型界面，可配置 GPIO 和多種模擬資源之間的模擬連接，也能配置模擬資源彼此之間的連接，從而幫助設計人員構建自己的組件，如一般包括 DAC、比較器和數字邏輯的 SAR ADC（圖 #）。

可編程模擬不僅能實現可在最后時刻進行方案調整的靈活開發，同時還提供了一個適當的平臺。無論金手套錦標賽中的勝負如何，設計人員均能借助該平臺進行各種嘗試并操控不同領域的各種分離式模擬組件，進而構建最佳的系統。