基于VHDL的多功能可變模計數器設計
加入技術交流群
隨著電子技術、計算機技術和EDA技術的不斷發展，利用FPGA／CPLD進行數字系統的開發已被廣泛應用于通信、航天、醫療電子、工業控制等領域。與傳統電路設計方法相比，FPGA／CPLD具有功能強大，開發周期短，投資少，便于追蹤市場變化及時修改產品設計，以及開發工具智能化等特點。近年來，FPGA／CPLD發展迅速，隨著集成電路制造工藝的不斷進步，高性價比的FPGA／CPLD器件推陳出新，使FPGA／CPLD成為當今硬件設計的重要途徑。在FPGA／CPLD的應用設計開發中，VHDL語言作為一種主流的硬件描述語言，具有很強的電路描述和建模能力，能從多個層次對數字系統進行建模和描述，從而大大簡化了硬件設計任務，提高了設計效率和可靠性，并在語言易讀性和層次化、結構化設計方面。表現出了強大的生命力和應用潛力。
QuartusⅡ是Altera公司在21世紀初推出的FPGA／CPLD集成開發環境，是Altera公司前一代FPGA／CPLD集成開發環境Max+PlusⅡ的更新換代產品，其界面友好，使用便捷，功能強大，為設計者提供了一種與結構無關的設計環境，使設計者能方便地進行設計輸入、快速處理和器件編程。
計數器是數字系統中使用最多的時序電路之一，不僅能用于對時鐘脈沖計數，還可以用于分頻、定時、產生節拍脈沖和脈沖序列以及進行數字運算等。可變模計數器由于計數容量可以根據需要進行變化，為其廣泛使用創造了便利。這里在QuartusⅡ開發環境下，用VHDL語言設計了一種具有清零、置數、使能控制、可逆計數和可變模功能的計數器。
1 基本可變模計數器設計
可變模計數器是指計數／模值可根據需要進行變化的計數器。電路符號圖1所示，clk為時鐘脈沖輸入端，clr為清零端，m為模值輸入端，q為計數輸出端。
基本可變模計數器的VHDL代碼如下所示：
說明：上述代碼設計采用了常用的if語句結構，即“if條件句then順序語句elsif條件句then順序語句else順序語句end if”結構，實現模值小于99的可變模計數。
從上述的代碼可以看出，基本的可變模計數器的功能單一。仿真驗證則表明在進行模值變換時，基本的可變模計數器存在一些功能上的缺陷：計數器若是由較小的模值變化為較大的模值時，能正常的進行變模計數；但當其由較大的模值變化為較小的模值，則可能出現計數失控，如圖2所示，圖中顯示了當模值由12變換為7時，即發生了計數失控。失控的原因是大于當模值由12變換為7時，計數輸出為q為11，大于當前模值7的計數最大值6，由此產生了計數失控。
2 改進的多功能可變模計數器
為了克服上述基本可變模計數器的缺陷，并增加更多的控制功能，在此設計了一種改進的多功能可變模計數器，具有清零、置數、使能控制、可逆計數和可變模功能。其電路符號如圖3所示，clk為時鐘脈沖輸入端，m為模值輸入端，clr為清零控制端，s為置數控制端，d為置數輸入端，en為使能控制端，updn為計數方向控制端，q為計數輸出端，co為進位輸出端。
評論