久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 測試測量 > 設計應用 > 時鐘分配芯片 在高速并行數據采集中的應用

時鐘分配芯片 在高速并行數據采集中的應用

作者: 時間:2009-12-14 來源:網絡 收藏


1 經典采樣理論
模擬世界與數字世界相互轉換的理論基礎是抽樣定理。抽樣定理告訴我們,如果是帶限的連續信號,且樣本取得足夠密(采樣率ωs≥2ωM),那么該信號就能唯一地由其樣本值來表征,且能從這些樣本值完全恢復出原信號。連續時間沖激串抽樣如圖1所示,其時域波形和相應的頻譜如圖2所示。

本文引用地址:http://cqxgywz.com/article/195590.htm

根據采樣定理,如果樣本點取得不足(ωs2ωM,即欠采樣),信號的頻譜將發生混疊,如圖3所示。所以如果要完整地恢復信號,必須保證足夠的采樣點。

2 多片ADC采樣方式
單片ADC采樣是最常見的。調理過的信號通過單片ADC轉換成數字信號,供給后續電路進行數字處理。這種采樣方式對于一般應用的場合是可以滿足要求的,而且器件連接簡單,成本低。而在高速采樣的場合,只有提高單片ADC的采樣率才能滿足要求。然而,通常高速ADC都是很昂貴的;而且由于設計制造工藝,以及存儲器讀寫速度的限制,不可能無限制地提高單片ADC的采樣率。這就嚴重限制了單片ADC在高速采樣系統中的應用。本文采用多片ADC并行采樣的方式來提高系統的實時采樣率。


上一頁 1 2 3 下一頁

評論


相關推薦

技術專區

關閉