8(八)路觸發(fā)鎖存電路

圖所示為８路觸發(fā)鎖存電路。圖中，74HC373為8D鎖存器，一開始，當所有開關均未按下時，鎖存器輸出全為高電平，經(jīng)８輸入與非門和非門后的反饋信號仍為高電平，該信號作為鎖存器使能端控制信號，使鎖存器處于等待接收觸發(fā)輸入狀態(tài)；當任一開關按下時，輸出信號中必有一路為低電平，則反饋信號變?yōu)榈碗娖剑i存器剛剛接收到的開關被鎖存，這時其它開關信息的輸入將被封鎖。由此可見，觸發(fā)鎖存電路具有時序電路的特征，是實現(xiàn)搶答器功能的關鍵。
也可以采用ＪＫ觸發(fā)器來實現(xiàn)觸發(fā)鎖存電路的功能，具體實現(xiàn)方法請自己考慮。