久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > avr調試熔絲位說明,以及引腳失效

avr調試熔絲位說明,以及引腳失效

作者: 時間:2016-11-25 來源:網絡 收藏
且先看數據手冊里面一個很微小的段子,可能新手看的時候會不注意

本文引用地址:http://cqxgywz.com/article/201611/321498.htm

數據手冊208頁有

JTAGEN熔絲位沒有被編程的情況下,四個TAP引腳為正常的端口引腳,TAP控制
器處于復位狀態。一旦JTAGEN被編程,且MCUCSR寄存器的JTD清零,TAP輸入信
號即被拉高,JTAG邊界掃描和編程功能使能。此時TAP輸出(TDO)處于懸空掛態,
JTAGTAP控制器不移位數據,因此必須連接一個上拉電阻或有上拉電阻的硬件(如掃描
鏈中下一個器件的TDI輸入)。芯片付運時這個熔絲位被編程。

這個具體到最近的調試,就是說JTAG占用了PC4個端口。很恐怖吧!

最近發現PC里面兩個端口使用的時候怎么都無法作為高電平輸出,先懷疑自己程序,檢查后做了一個小的調試程序,發現還是無法作為高電平輸出。硬件也沒有問題,于是就蛋疼了。

后來感覺一定是類似引腳兼容的問題,但是本身這個引腳沒有標注其他功能。自我感覺,一定是引腳的第二功能啟動了,后來才懷疑到熔絲位,因為涉及到jtag接口。




評論


技術專區

關閉