VPB總線為外設提供需要的PCLK時鐘，以便外設能在選擇的ARM處理器速度下操作。為了實現該特性，
VPB 總線頻率可以降低為處理器時鐘頻率的 1/2 或 1/4。由于上電后 VPB 總線必須正常工作（如果它由于
VPB 總線的 VPB 分頻器控制寄存器的原因而不能工作，則 VPB 總線的時序不能改變），因此，VPB 總線
在復位后的默認狀態是以 1/4 速率運行。VPB 分頻器的第二個用途是當所有外設都不必在全速率下運行時
降頻以降低功耗。由于VPB分頻器連接到PLL的輸出，PLL（如果正在運行）在空閑模式時保持有效。