DDS信號發生部分掃頻范圍100 Hz～100 kHz，頻率步進10 Hz。用戶可以通過按鍵選擇定點測量或特定頻率段掃頻測量，并能通過LCD顯示預置頻率、電機試驗網絡前后信號幅值、相位差及其極性，還可在示波器上顯示幅頻特性和相頻特性曲線。此外，可以方便地實現定點測量及特定頻率段測量，能夠很好地幫助理解頻率特性，且其可擴展性好，設計出來的產品體積小，易攜帶，適合教學等領域的應用。
設參考頻率源頻率為fclk，采用計數容量為2N的相位累加器(N為相位累加器的位數)，頻率控制字為M，則DDS系統輸出信號的頻率為fout=fclk／2N×M，頻率分辨率為△f=fclk／2N。若選取晶振頻率為40 MHz，頻率控制字為24位，相位累加器的位數為31位，
此模塊采用多周期同步計數法。對輸入信號周期進行填充式脈沖計數，具體做法為：利用D觸發器產生一個寬度為整數個被測信號周期的同步閘門信號，將同步閘門信號和時鐘脈沖信號相與后送入計數器1進行記數，計數值為N1；將同步閘門信號、鑒相脈沖和時鐘脈沖三者相與后送入記數器2進行記數，計數值為N2，相位差為φx=(N2／N1)×180。這樣可使量化誤差大大減小，測量精度得到提高，
閘門的設置、脈沖間的運算、計數等問題在FPGA內部實現可增加系統的靈活性和測量精確度，并可減輕硬件方面的工作量。
幅頻特性和相頻特性綜合稱為頻率特性。測量頻率的方法有點頻法和掃頻法。傳統的模擬式掃頻儀價格昂貴、體積龐大，不能直接得