實例的內容及目標

1．實例的主要內容

本節通過Verilog HDL語言編寫一個具有“百分秒、秒、分”計時功能的數字跑表，可以實現一個小時以內精確至百分之一秒的計時。

數字跑表的顯示可以通過編寫數碼管顯示程序來實現，本實例只給出數字跑表的實現過程。讀者還可以通過增加小時的計時功能，實現完整的跑表功能。

2．實例目標

本實例主要實現了計數及進位的設計，通過幾個always模塊的設計實現一個特定用途的模塊——數字跑表。通過本實例，讀者應達到下面的一些實例目標。

• 初步掌握Verilog語言的設計方法。
• 完成一個數字跑表的設計。

原理簡介

本數字跑表首先要從最低位的百分秒計數器開始，按照系統時鐘進行計數。計數至100后向秒計數器進位，秒計數器以百分秒計數器的進位位為時鐘進行計數。計數至60后向分計數器進位，分計數器以秒計數器的進位位為時鐘進行計數，讀者可以自行增加小時計數器。

數字跑表巧妙地運用進位位作為計數時鐘來減少計數的位數。如果統一使用系統時鐘作為計數時鐘，那秒計數器將是一個6000進制的計數器，而分計數器將是一個3600000進制的計數器。這樣將極大的浪費FPGA的邏輯資源。而使用進位位作為計數時鐘，只需要一個100進制的計數器和兩個60進制的計數器。

本實例的數字跑表模塊圖。

在實際的設計中，為了使計數器更加簡單，計數器使用高低位兩個計數器實現。100進制計數器分別是高位10進制計數器，低位10進制計數器；60進制計數分別是高位6進制計數器，低位10進制計數器。這樣整個數字跑表使用6個計數器實現。

同時由于10進制計數器重復使用了5次，可以使用獨立的模塊實現10進制計數器，這樣就可以通過模塊復用來節省整個模塊使用的資源。

數字跑表提供了清零位CLR和暫停位PAUSE，百分秒的時鐘信號可以通過系統時鐘分頻提供。分頻至1/100s，即可實現真實的時間計數。詳細的時鐘分頻設計讀者可參考相關的資料實現，在本實例中不再提供。

代碼分析

下面給出這個數字跑表的源代碼，讀者可以將這些源代碼嵌入自己的工程設計中，來實現數字跑表的功能。

首先給出代碼中端口信號的定義，讀者可根據這些端口與自己的工程設計進行連接。

• CLK：時鐘信號。
• CLR：異步復位信號。
• PAUSE：暫停信號。
• MSH、MSL：百分秒的高位和低位。
• SH、SL：秒信號的高位和低位。
• MH、ML：分鐘信號的高位和低位。

下面是數字跑表的Verilog HDL源代碼及說明。

module paobiao(CLK,CLR,PAUSE,MSH,MSL,SH,SL,MH,ML); //端口說明

input CLK,CLR;

input PAUSE;

output［3:0］ MSH,MSL,SH,SL,MH,ML; //內部信號說明

reg［3:0］ MSH,MSL,SH,SL,MH,ML;

reg cn1,cn2; //cn1為百分秒向秒的進位，cn2為秒向分的進位

//百分秒計數模塊，每計滿100，cn1 產生一個進位

always @(posedge CLK or posedge CLR) begin

if(CLR) begin //異步復位

{MSH,MSL}=8h00;

cn1=0;

end

else if(!PAUSE) begin //PAUSE 為0時正常計數，為1時暫停計數

if(MSL==9) begin

MSL=0; //低位計數至10時，低位歸零

if(MSH==9) begin

MSH=0; //低、高位計數至10時，高位歸零

cn1=1; //低、高位計數至10時，觸發進位位

end

else //低位計數至10，高位計數未至10時，高位計數

MSH=MSH+1;

end

else begin

MSL=MSL+1; //低位計數未至10時，低位計數

cn1=0; //低位計數未至10時，不觸發進位位

end

end

end

//秒計數模塊，每計滿60，cn2 產生一個進位

always @(posedge cn1 or posedge CLR) begin

if(CLR) begin //異步復位

{SH,SL}=8h00;

cn2=0;

end

else if(SL==9) begin

SL=0; //低位計數至10時，低位歸零

if(SH==5) begin

SH=0; //低位計數至10，高位計數至6時，高位歸零

cn2=1; //低位計數至10，高位計數至6時，觸發進位位

end

else

SH=SH+1; //低位計數至10，高位計未數至6時，高位計數

end

else begin

SL=SL+1; //低位計數未至10時，低位計數

cn2=0; //低位計數未至10時，不觸發進位位

end

end

//分鐘計數模塊，每計滿60，系統自動清零

always @(posedge cn2 or posedge CLR) begin

if(CLR) begin //異步復位

{MH,ML}=8h00;

end

else if(ML==9) begin

ML=0; //低位計數至10時，低位歸零

if(MH==5)

MH=0; //低位計數至10，高位計數至6時，高位歸零

else

MH=MH+1; //低位計數至10，高位計未數至6時，高位計數

end

else

ML=ML+1; //低位計數未至10時，低位計數

end

endmodule

通過上面的這3個模塊，即可實現數字跑表的功能。