Siemens EDA 正在開發復雜芯片封裝隨時間老化的模型，作為其工具的一部分，以創建高達機架級別的數字孿生。這將在未來三個月內作為 Calibre 3D 系列的一部分推出。

除了 Innovator3D IC 工具外，Calibre 3DStress 工具還使用熱機械分析來識別晶體管級應力的電氣影響。這些工具共同旨在降低復雜的下一代 2.5D/3D IC 和小芯片設計中的設計、良率和可靠性風險。

小芯片設計中老化的影響尤為重要，因為混合了不同的工藝技術、更薄的芯片和更高的功耗，再加上安裝在基板上。隨著 2.5D/3D IC 架構的芯片更薄和更高的封裝加工溫度，芯片和小芯片設計人員發現，在芯片級別驗證和測試的設計在封裝回流后通常不再符合規格。

Calibre 3DStress 從芯片級開始，但在未來六個月內將擴展到封裝，以支持機架級的數字孿生。

“一些故障模式是由封裝驅動的，”Siemens EDA 高級產品工程師 Shetha Nolke 說。“我們從模具開始，但很難快速對衰老進行建模，因此仍在研究如何做到這一點，”她說。

“最初，我們看到該工具用于從打包開始的簽核流程，我們看到客戶在接下來的六個月內創建簽核標準。Te 數字孿生為多個團隊提供了多個數據視圖，因此擁有一致的數字孿生可以在不同的設計組之間提供一致性。如果我們將其擴展，我們可以將其擴展到包括電路板和系統，作為一個連續體到機架。

她說，STMicroelectronics 正在全球流程中使用這些工具進行定性開發和定量簽核。

“與片上系統相比，這是一個很大的變化，不僅與在較小節點上設計芯片相比，而且 SoC 工藝與封裝工藝完全不同，”她說。“在更高的功率下工作存在熱問題，并且封裝的工藝階段施加了固定的約束和比 SoC 更高的溫度，芯片更薄，材料更多樣化，因此我們帶來了對完整機械分析的理解。”

“我們為電路仿真提供反向注釋，以便電路提取具有應力感知能力，專注于芯片以了解應力分析及其對可靠性的影響。這有助于優化 IC 布局以避免可靠性問題。我們還提供了一種方法，可以獲取結果并對其進行反向注釋，以了解應力對芯片和封裝的影響，使其按設計運行。

Innovator3D 工具套件包括 Innovator3D IC Integrator，這是一個用于使用統一數據模型構建數字孿生的整合駕駛艙，用于設計規劃、原型制作和預測分析;用于構建時校正封裝中介層和襯底實現的 Innovator3D IC Layout 解決方案;Innovator3D IC 協議分析儀，用于小芯片到小芯片和晶粒到晶粒接口一致性分析;以及 Innovator3D IC 數據管理解決方案，用于設計和設計數據 IP 的在制品管理。

Calibre 3DStress 中的新多物理場引擎支持在 3D IC 封裝環境中對熱機械應力和翹曲進行精確的晶體管級分析、驗證和調試，使芯片設計人員能夠在開發周期的早期評估芯片-封裝交互將如何影響其設計的功能。這不僅可以防止將來的故障，還可以優化設計以獲得更好的性能和耐用性。

“2023 年，我們采用了西門子的技術來應對我們高級平臺解決方案的復雜設計和集成挑戰。Innovator3D IC 解決方案套件在實現我們向 AI 和 HPC 數據中心提供的高性能解決方案方面發揮著關鍵作用，“領先的無晶圓廠 AI 平臺提供商 Chipletz 首席執行官 Bryan Black 說。

“Siemens EDA 的 Calibre 3DStress 工具可以綜合與 3D IC 架構相關的組件、材料和工藝的復雜性，并可以創建準確的 IP 級應力分析。使用它，意法半導體能夠實施早期設計規劃和簽核流程，并準確模擬 3D IC 封裝中 IP 級應力導致的潛在電氣故障。結果是提高了可靠性和質量，并縮短了上市時間，“意法半導體 APMS 中央研發高級總監 Sandro Dalle Feste 說