20多年來，PCIe（外設組件互聯Express）一直是連接服務器處理器、網卡、硬盤及其他組件的主導標準，這得益于該協議的低延遲和高帶寬，以及PCIe在技術生態系統中日益增長的專業知識。它還將在定義下一代人工智能計算系統中發揮領導作用，通過提升性能并結合PCIe與光學技術。

原因如下：

PCIe轉換正在加速

從2010年PCIe Gen 3（8 gigatransfers/秒，GT/s）的首次亮相到2017年發布PCIe Gen 4（16 GT/秒）之間，相隔七年。1而商業收養則花費了近十年時間2

以每秒（terabit）為準：PCIe標準的開發和采納速度加快，以滿足系統設計者所需的芯片間互連速度。

相比之下，PCIe 5.0（32 GT/秒）和 PCIe 6.0（64 GT/秒）的首次亮相僅相隔三年，商業采用也大致在同一時間進行。快進到今年：第一代PCIe 6.0產品發布的同時，PCIe 7.0規范（128 GT/秒）也在最終確定。1PCI特別興趣小組（SIG）也已開始PCIe 8規范的前期工作。2Marvell已在OCP24展示了PCIe 7.0預標準128GT/s電氣互連，在OFC25實現了光互連。

雖然對更大帶寬的需求始于云時代，但隨著人工智能的發展，這一需求變得更加緊迫。PCIe開發的加速步伐——以及協議專業知識的不斷提升——有效地為提供高帶寬的載體提供了一種在保持低延遲的同時，相較于其他通信協議的載體。

鏈接越來越長

歷史上，PCIe鏈路通常位于1U到2U（機架單元）服務器的邊界內。現在情況已經不同了。超大規模化者正在部署能夠填滿整個機架的系統，并且正在開發一個能占用四個或更多機架的系統。

PCIe 6.0有源電纜（AEC）可用于最長7米的鏈路，而PCIe 6.0有源光纜（AOC）則可延伸更遠，內置了Marvell? Alaska ? P PCIe定時器。供參考，AEC是銅纜，端子集成了數字信號處理器（DSP），以提升信號完整性。AOC是帶有DSP、放大器和驅動器以擴大覆蓋范圍的光纜。AOC更遠，但額外的組件意味著更高的動力和成本。

AOC使鏈路足夠長，用于擴展服務器。PCIe 不會是唯一的擴展型結構，但由于每個組件的事實輸入輸出（I/O）和低延遲特性，PCIe 肯定會成為領先選擇之一。

在PCIe 7.0和8.0中，被動銅纜變得更不實用，即使是在機架內傳輸數據。據650集團介紹，PCIe增強型電纜預計將被更頻繁地采用。3.

上圖強調了銅線與光線的持續共存。PCIe 7.0 AEC電纜覆蓋近六米，能夠在升級系統中提供128 GT/秒帶寬，覆蓋一個甚至兩個機架，并在PCIe 8.0機架內的系統中實現。共存也意味著基礎設施設計上的更多選擇和靈活性。

PCIe也很可能會與新一代的光學設計理念相結合，如共封光學、近封裝光學和車載光學。

一塊Marvell PCIe 6.0重定時器（矩形芯片），安裝在Luxshare的長距離電纜中。

它是拆分的首選協議

模塊化服務器設計——CPU、網卡及其他組件通過PCIe連接在獨立板上——在云端和企業服務器中已經相當普遍。在下一階段的拆分中，預計會看到處理器設備、內存設備、網絡設備、存儲設備以及其他通過PCIe/CXL連接的系統。將組件類別劃分為獨立的設備可以提高設備利用率、降低成本，并有可能提升TCO。

拆分的關鍵在于開發系統，使互聯不會影響延遲，從而影響整體性能。延遲影響需要最小化。PCIe 重定時器主要進行信號調理，在電纜覆蓋范圍和延遲之間保持良好平衡。如果性能下降，拆分可能就不劃算了。

在FMS25上，Marvell和Micron現場演示通過2米被動電纜（DAC）僅有一個重定時器，將主機系統與PCIe 6.0 SSD連接起來。在展會三天期間，美光9650數據中心SSD的連接非常穩健，并持續以線路速率SSD表現（128KB平方公里讀數接近27GB/s）。Marvell的Ashraf Dawood展示了演示并分享了結果。

Marvell-Micron PCIe 6.0 演示近距離：兩米，一個重定時器，對整體延遲影響很小。

下一代連接

二十年來，PCIe主要在板級使用。但通過持續的開發和跨生態系統的協作，它已成為開發大規模架構和擴大光學連接在計算領域應用的關鍵技術之一。