4.系統軟件的設計
4.1 EZ-USB固件程序設計
EZ -USB的固件框架[3]如圖 3所示，Cypress為大部分模塊提供了完整的代碼，本設計需要編寫的模塊有 TD_Init，TD_Poll和 USB請求解析模塊。 TD_Init模塊僅執行一次，作用是設置端點和 GPIF傳輸界面，以及將端點 2緩存的控制權交給邏輯單元使得邏輯單元可以將總線上收到的數據包裝入緩存。TD_Poll模塊會反復執行，作用是在端點 2的緩存填入數據包后，開啟 GPIF狀態機，將 FIFO內的配置數據寫入 FPGA。USB請求解析模塊需要解析本方案設計的 2條 USB廠商請求，0xB1和 0xB2，它們用于配置初始化和查詢配置狀態。

4.2上位機程序設計
由于 Cypress已提供 USB設備驅動，因此上位機程序只需要獲得了一個至 USB 設備驅動程序的句柄，打開包含配置代碼的文件并對其進行語法分析，在 USB 中斷傳輸的每次調用過程中傳送取自配置文件的 1024字節發送出去，這一過程將繼續下去，直到配置文件中沒有剩余字節為止。
5.配置性能的實際測試

配置數據傳輸的瓶頸在 USB傳輸通道，而采用中斷端點時， USB傳輸通道的速度極限值應為 24000KB/s，對于 500萬門的 XC3S5000而言，傳輸 13271936bit配置數據的理論時間約為 527.4ms。
對配置時間進行的實際測試中，使用 500萬門的 XC3S5000作為配置對象，使用測量精度為 10ms的碼表測量從送出配置文件到 FPGA的 Done引腳所連接的 LED點亮的時間差，經測量，配置實際使用時間為 540ms。考慮到 MCU判斷端點緩存和開啟標志，以及開啟狀態機所用時間，實測值比理論值多出的時間是合理的。
6.結論
采用 Cypress EZ-USB及其內置的 GPIF狀態機對大容量 FPGA進行 SelectMap方式配置的方案，不僅具有被動配置方式靈活性高的優點，而且因為不需要大容量配置存儲器、同時可以節約電路板空間，所以實現成本較低。另外 Cypress完善的開發工具也使得方案的實現非常簡單。經過實際測試，本方案的配置速度非常快，對于大規模 FPGA配置時間也能在一秒之內完成，因此本方案具有很好的實用價值。
本文作者創新點：設計了一種針對大規模 FPGA的實用配置方案，配置方式靈活、配置速度快、配置成本低、系統開發簡單。