久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 采樣時鐘抖動對ADC信噪比的影響及抖動時鐘電路

采樣時鐘抖動對ADC信噪比的影響及抖動時鐘電路

作者: 時間:2012-05-24 來源:網絡 收藏
); TEXT-INDENT: 0px; WHITE-SPACE: normal; LETTER-SPACING: normal; BACKGROUND-COLOR: rgb(255,255,255); orphans: 2; widows: 2; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">  基于極低相位噪聲溫度補償晶振的非可變

  在確定采樣頻率后,如果并不要求時鐘產生電路產生的時鐘可變的話,就可采用基于溫度補償晶振的時鐘產生方法。首先由公式(2)根據所需的確定最大容許的時鐘抖動,然后由公式(5)反推出最大容忍的相位噪聲基底,最后給出不同頻率偏差點上的相位噪聲特性并交由晶振制作工廠定制即可。這是一種最簡單的時種產生方法,基本不需要作太多調試,但它只適合固定時鐘采樣的情況。

  在利用上述兩種方法產生時,一個值得注意的地方就是電路應盡可能與存在噪聲的數字系統獨立開來,在采樣時鐘的通路中也不應該有邏輯門電路,一般來說,一個邏輯門將會產生幾個皮秒甚至十幾皮秒的定時抖動。在設計時應該把采樣時鐘產生電路和系統的數字及模擬部分分離。

  結語

  本文首先分析了采樣時鐘抖動對性能的影響,然后指出產生時種抖動的原因,最后給出了兩種實用的采樣時鐘產生方案:基于低相位噪聲VCO的可變采樣時鐘及基于極低相位噪聲溫度補償晶振的非可變采樣時鐘的產生方法。


上一頁 1 2 3 下一頁

關鍵詞: 采樣時鐘 ADC 信噪比

評論


相關推薦

技術專區

關閉