久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > DAC/比較器架構與集成ADC優勢比較

DAC/比較器架構與集成ADC優勢比較

作者: 時間:2012-02-11 來源:網絡 收藏
DDING-BOTTOM: 0px; MARGIN: 20px 0px 0px; COLOR: rgb(0,0,0); PADDING-TOP: 0px">  本應用中的必須每個5ns轉換一次(200Msps)。盡管廠商可以提供這種,但價格非常昂貴,而且功耗大,通常不適合便攜式應用。

  實際應用中的手持式TDR模擬前端(圖9)能夠說明上述觀點。為了便于說明,這里沒有包括數字電路。盡管簡單并且沒有特殊元件,該電路仍具有很好性能。能夠可靠地測量端接阻抗并且對于500英尺長的電纜具有5%測量精度。可測量長達2000英尺的開路或短路故障。重要的是,系統(包括顯示和數字電路)可在9V堿性電池下工作長達20小時。

  

20111212143017192.jpg

  圖9 該時域反射計的模擬部分采用/代替

  圖9中(IC3)采用單電源供電、地電位檢測以及僅10ns傳輸延遲。(IC4)為雙通道器件,一方面用于脈沖高度測量,另一方面驅動LCD對比度控制(如圖3)。注意為反向驅動;電流輸出端連接在一起由經過緩沖的電壓基準驅動,基準輸入作為電壓輸出(每路帶有一個外部放大器緩沖)。

  利用簡單的脈沖單穩態電路(沒有列出)驅動Q1基極,利用正向、持續時間為10ns的脈沖依次驅動電纜。電纜的所有反射通過C3耦合到

  IC5為1.2V輸出帶隙基準,由放大器IC2d緩沖,為IC4雙路DAC提供基準電壓。該基準電壓被IC2c兩倍增益放大器放大后,為比較器同相輸入提供2.5V直流電平。DAC A在比較器反相輸入端施加一個0至3.8V電壓。高于2.5V的電平用來判斷正向脈沖高度,低于2.5V的電平用來判斷負向脈沖幅度。

  每個輸入到傳輸線的脈沖還經過了數字電路可變延遲線,該延遲線是由計數器控制的20ns延遲單元串接而成。來自數字部分經過延遲的脈沖驅動兩個觸發器(IC1a和IC1b)的D輸入端,觸發器由比較器互補TTL輸出輪流觸發。這樣,時間測量取決于返回脈沖和通過延遲線脈沖的競爭:如果D輸入比時鐘變化到來得早,觸發器輸出為高;否則,輸出為低。

  測量時,將DAC輸出設置為最低值并重復調整延遲,直到觸發器輸出保持為零,讀取計數器。同樣,測量返回脈沖高度時,重復調整DAC輸出直到觸發器輸出保持為零,然后讀取DAC。注意,兩個觸發器需要捕獲正脈沖和負脈沖的前沿。前沿是指正脈沖的上升沿和負脈沖的下降沿;如果兩個脈沖施加到一個觸發器,脈沖寬度可能產生人們所不期望的延遲。


上一頁 1 2 下一頁

關鍵詞: DAC 比較器 ADC

評論


相關推薦

技術專區

關閉