2 EPXAl0的工作方式

EPXAl0嵌入式處理器部分提供了兩條32位AMBA微控制器總線AHB1、AHB2，分別用于片內各種資源的通訊，如圖1所示?；贏HB1、AHB2總線，EPXAl0的工作方式大致可分為三種：(1)ARM作為AHB1總線的主控，直接訪問AHB1總線的從屬資源，包括SDRAM控制器、片上SRAM、中斷控制器等。(2)ARM作為AHB1總線的主控，通過AHBl-2橋訪問AHB2總線上
的從屬資源，包括UART、E-BI、SRAM、Stripe-To-PLD橋等，同時通過Stripe-To-PLD
橋對FPGA進行訪問和控制。(3)FPGA通過AHB2的總線主控PLD-To-Stripe橋訪問AHB2總線上的從屬資源，包括SRAM、SDRAM控制器、UART等。

EPXAl0片內集成了軟件可編程鎖相環路(PLL)，為微控制器總線及SDRAM控制器提供了靈活精確的時鐘基準。

3 EPXAl0在圖像驅動和處理方面的應用

本文所述的圖像驅動和處理系統主要利用FPGA邏輯控制實現簡單、對大量數據做簡單處理速度快以及ARM軟件編程靈活的特點，系統框圖如圖2所示。在芯片FPGA部分，構造了CMOS驅動模塊，驅動CMOS圖像傳感器使之能夠采集圖像數據。然后圖像數據經數據接收模塊存入片外SDRAM中，并經串口傳人PC機，要將圖像數據在PC機中顯示成圖像，還需編寫基于CDib類的圖像顯示程序；同時將圖像數據經芯片ARM部分的圖像處理算法(本系統采用Sobel算子)處理，處理后的圖像數據才能經串口傳給PC機進行顯示。為了驗證基于ARM的圖像處理算法實現的正確性，還將這一算法在PC機中進行了實現，最后針對同一幅圖像，將兩種實現的結果進行了比較。

3．1圖像的驅動

3．1．1 CMOS圖像傳感器的驅動

要使CMOS圖像傳感器成像，必須設計正確。的驅動時序，包括行同步、列同步、場同步及曝光時間設定等時序。利用FPGA邏輯編程簡單的特點，用硬件描述語言Verilog HDL編程，可在FPGA中實現CMOS圖像傳感器的驅動時序，該驅動時序的仿真結果如圖3所示。圖中，ld_y為行選通信號；ld_x為列選通信號；cal為場選通信號；clk_adc為內部A／D轉換器所需的時鐘；addr為行列地址線；sys_reset為曝光時間設定信號；s和r為內部放大器選通信號。