基于CPLD的片內環形振蕩器的設計方案
加入技術交流群
表1列出了以EPM7128LC84-15為目標芯片、采用Tektronic TDS2012示波器對用不同門數實現的片內振蕩器的測試數據。F1和F2分別表示片內振蕩器輸出和二分頻輸出的測量數據。圖4給出了測量數據的曲線。
表1數據表明，通過增加門電路的數量可以有規律地減小振蕩電路的工作頻率，由每個邏輯單元實現的門電路單元延時tpd在7.5～10ns之間。
本文介紹的基于CPLD的片內振蕩器設計方法，在改變該振蕩器電路中門電路數量時，可以有規律地將振蕩頻率控制在8MHz～62MHz范圍內。振蕩器的片內設計使基于CPLD的片上系統(SoC)設計無需外接時鐘信號源，加大了系統的集成度并降低了設計成本。本方法有很大的通用性，可以方便地在不同CPLD芯片間移植。仿真和測試數據表明該設計方法具有正確性和可行性。
評論