一種基于FPGA的NoC驗證平臺的構建 作者： 時間：2010-05-10 來源：網絡 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 圖4給出了在不同流量模型下，每包4個數據片時，所設計NoC的網絡平均吞吐量。 2)平均網絡延遲 對于TR收集到的最近80個數據包從發送端到接收端的延遲信息，以歸一化仿真時間為基準，計算平均網絡延遲： 式中，P是發包總數，每個包的延遲為Li，那么Latency就是一段時間內的平均網絡延遲。 圖5給出了在不同流量模型下，在相同仿真時間段中接收到的數據包的平均網絡延遲。圖6給出了在相同的流量模型-均勻地址，自相似流量模型下，在相同仿真時間段中，對于每包分片不同時的平均網絡延遲。 上一頁 1 2 3 4 5 下一頁
加入技術交流群
評論