摘要：介紹了外置式USB無損圖像采集卡的設計和實現方案，它用于特殊場合的圖像處理及其相關領域。針對圖像傳輸的特點，結合FPGA/CPLD和USB技術，給出了硬件實現框圖，同時給出了FPGA/CPLD內部時序控制圖和USB程序流程圖，結合框圖和部分程序源代碼，具體講述了課題中遇到的難點和相應的解決方案。 關鍵詞：無損圖像采集 圖像處理 FPGA/CPLD USB SAA7111A 現場圖像采集技術發展迅速，各種基于ISA、PCI等總線的圖像采集卡已經相當成熟，結合課題設計了一款USB外置式圖像采集卡。該圖像采集卡已成功應用于一個圖像處理和識別的項目中，由于圖像信號不經過壓縮處理，對后續處理沒有任何影響，因此圖像處理和識別的效果比一般的圖像采集卡要好，滿足了特殊場合的特殊需要。 1 外置式無損圖像采集卡的系統構成 整個無損圖像采集卡由圖像采集、圖像信號的處理和控制、USB傳輸和控制、PC機端的圖像還原和存儲等幾部分組成。 圖1 外置式圖像采集卡的硬件框圖 本文介紹的圖像采集卡采集的一幀圖像是720%26;#215;576象素，如果取彩色圖像，每象素用2個字節表示，每幀圖像是720%26;#215;576%26;#215;16=6480kbps，分成奇數場和偶數場分別存儲在兩片SRAM中，則每片的SRAM存儲3240kbps的圖像數據，因此選用了256K%26;#215;16=4M位的靜態存儲器（SRAM）。在圖像處理領域，通常只需要黑白圖像，可以只取圖像的黑白部分，每象素用1個字節表示，每幀圖像是720%26;#215;576%26;#215;8=3240kbps，每片SRAM存儲1620kbps的圖像數據。所采用的EZ-USB芯片理論速率是12Mbps，實際測得的速率是8Mbps，因此圖像采集卡每秒傳輸約1幀彩色圖像或2幀黑白圖像。 當插上圖像采集卡后，PC機會自動識別它。在PC機上，應用程序通過USB向FPGA/CPLD發送圖像采集命令，CCD攝像頭輸出的PAL制式或NTSC制式的模擬視頻信號通過A/D轉換芯片轉換成數字視頻信號，用FPGA/CPLD作為采樣控制器，將數字信號存入靜態存儲器（SRAM）中，當完成一幀圖像采集后，FPGA/CPLD向USB發送中斷信號，要求USB進行圖像數據的傳輸，在PC機端接收USB送來的一幀圖像數據，并且顯示、存儲圖像。文本具體講述了用該采集卡進行黑白圖像的傳輸，整個硬件框圖如圖1所示。 2 外置式無損圖像采集卡的研制 2.1 圖像采集部分 圖像采集部分選用了Philips公司的視頻A/D轉換芯片SAA7111A（EVIP），對SAA7111A的初始化是通過EZ-USB所提供的一對I2C引腳SDA和SCL進行的，在USB固件程序（Firmware）中進行I2C通信程序的編寫。本系統中SAA7111A的初始設定為：一路模擬視頻信號輸入、自動增益控制、625行50Hz PAL制式、YUV 422 16bits數字視頻信號輸出、設置默認的圖像對比度、亮度及飽和度。SAA7111A芯片產生的數字視頻信號、控制信號和狀態信號送入控制芯片FPGA/CPLD中，即把場同步信號VREF、行同步信號HREF、奇偶場標志信號RTS0、片選信號CE、垂直同步信號VS、象素時鐘信號LLC2以及數字視頻信號VPO[15:8]等管腳連接到FPGA/CPLD芯片LC4128V，以便LC4128V獲知各種采集信息。同時，SRAM芯片的讀寫信號、片選信號、高低字節信號、數據線IO[7:0]和地睛線A[17:0]連接到LC4128V，整個采集過程由FPGA/CPLD芯片LC4128V控制。 在PC機端，通過USB發出圖像采集命令后，FPGA/CPLD進行圖像采集，由于CCD攝像頭輸出模擬信號，需要經過視頻A/D轉化睛，把模擬視頻信號轉化成數字視頻信號，輸入進FPGA/CPLD芯片，FPGA/CPLD根據狀態信號RTS0把奇偶場圖像信號分別存儲在SRAM（ODD）和SRAM（EVEN）中。 2.2 圖像信號的處理和控制 這部分是無損圖像采集卡的核心，需要對外圍的器件進行集中控制和處理。FPGA/CPLD對圖像信號的采集、控制、存儲數據到SRAM以及從SRAM讀取數據都在這里實現。選用了Lattice公司的新一代產品ispMACH4000V-LC4128V，采用Verilog HDL作為硬件描述語言，但是所編寫的Verilog源程序都適用于FPGA器件，又適用于CPLD器件。 FPGA/CPLD與USB接口部分由七個部分構成（如圖1所示）：Start線是拍攝線，它可以向FPGA/CPLD發出圖像采集命令，FPGA/CPLD把當前的奇數場圖像存儲在SRAM（ODD）中，把當前的偶數場圖像存儲在SRAM（EVEN）中；當一幀數據全部存儲完后，發出中斷（Interrupt）信號通知USB芯片；同時用State線作為狀態線，當State線為低電平時，表明USB可以從SRAM讀數據，當State線為高電平時，表明FPGA/CPLD正在向SRAM寫數據；RamOdd用來選擇從SRAM（ODD）中讀取奇數場的數字視頻信號；RamEven用于選擇從SRAM（EVEN）中讀取偶數場的數字視頻信號；FPGA/CLPD輸出的數據線連接至USB和SRAM芯片，再通過USB傳送到PC機；FrdClk線是USB快速讀寫方式輸出的讀選通信號，作為SRAM的時鐘，每來一個時鐘脈沖，地址值就加1，然后將對應地址單元中存儲的數據通過USB傳輸到PC機上。 下面具體描述FPGA/CPLD內部時序控制（如圖2所示）。首先需要產生FPGA/CPLD內部同步時鐘信號InClk，當FPGA/CPLD向SRAM存儲數字視頻信號時，用SAA7111A的LLC2作為內部同步時鐘信號；當FPGA/CPLD傳輸數字視頻信號時，用USB的讀選通信號FrdClk作為內部同步時鐘信號。當有VS上升沿時，如果RTS0為低電平，則表明是奇數場即將到來，產生LingPai高電平信號，對LingPai取反作用作SRAM（ODD）的寫信號WE1；如果RTS0為高電平，則表明偶數場即將到來，產生LingPaiEven高電平信號，對LingPaiEven取反后用作SRAM（Even）的寫信號WE2，WE1和WE2經過與門后產生圖2中的兩個SRAM的寫選通信號WE。此外，由LingRai和LingPaiEven產生LingPaiAll信號，作為選擇內部同步時鐘的控制信號。由USB芯片產生的Ramodd(OE1)和RamEven(OE2)信號，分別用作SRAM（ODD）和SRAM（EVEN）的讀信號，OE1和OE2經過與門后產生圖2中的兩個SRAM讀選通信號OE。當LingPaiAll為高電平期間，表示FPGA/CPLD正在向SRAM存儲數據，此時用WE1作為SRAM（ODD）的片選信號CE1，用WE2作為SRAM（EVEN）的片選信號CE2；當LingPai為低電平期間，表示USB正在從SRAM讀取數據，此時用OE1作為SRAM（ODD）的片選信號CE1，用OE2作為SRAM（EVEN）的片選信號CE2。 圖2 FPGA/CPLD內部時序控制 下面闡述FPGA/CPLD如何對數據傳輸進行控制，這部分是個難點（如圖2所示）。這里只討論如何對奇數場的數字視頻信號進行控制，對偶數場的控制類似于對奇數場的控制，本文不再多述。當LingPai為高電平時，表示FPGA/CPLD向SRAM存儲奇數場圖像數據，此時時鐘為LLC2。當場同步信號VREF、行同步信號HREF、奇偶場標志信號RTS0為高電平時，改變相應SRAM的地址信號，并且把數字視頻信號輸出以內部的緩沖器VI，當LingPai為低電平時，表示USB正在從SRAM讀取奇數場圖像數據，此時時鐘為FrdClk。FPGA/CPLD內部用AddressChange記錄LingPai的變化，當發現有LingPai變化時，表示讀取數據變成了存儲數據或者存儲數字變成了讀取數據，此時需要把SRAM的地址值變成0。成Verilog中靈活運用了非阻塞型過程賦值（參見下面的源程序），解決了這個技術難點。此外，需要把從SAA711A輸出的數字視頻信號先放在緩沖器VI[7:0]中，在LingPaiAll為高電平時，通過VO[7:0]輸出到SRAM，保證存儲數據的可靠同步性。這部分Verilog源程序如下： always @(posedge InCLK) begin AddressChange=LingPai； if(VREF %26;amp;%26;amp; HREF %26;amp;%26;amp; RTS0 %26;amp;%26;amp; LingPai) begin VI=VPO;A=A +1;end if(!LingPai %26;amp;%26;amp; !OE1) begin A =A +1； end if(LingPai!=AddressChange) begin A =0; end end 2.3 USB的開發和數據傳輸 Cypress公司推出的帶有USB接口的EZ-USB系列處理器，實現了外圍設備通過USB接口與PC機進行數據通信。它通過內部RAM編程和數據存儲，使得芯片具有軟特性。USB主機通過USB總線下載8051程序代碼和設備特征到RAM中，然后EZ-USB芯片作為一個由代碼定義的外圍設備重新連接到主機上（重枚舉）。 USB規范1.1版本定義了USB的四種數據傳輸模式：控制傳輸、同步傳輸、中斷傳輸和塊傳輸，以適應不同應用場合的需求。其中塊傳輸方式提供數據校驗，適用于無誤傳輸大指數據的場合。本課題選用USB的塊傳輸方式，同時采用了EZ-USB的快速傳輸模式，理論速率為12Mbps，實際最高速率能達到8Mbps。 當PC機檢測到USB圖像采集卡已經插上后，PC機可自動地將圖像采集卡的驅動程序裝入操作系統，同時PC機通過USB總線下載8051程序代碼和設備特片到USB的RAM中。 USB的開發包括USB的固件程序、Windows設備驅動程序和Windows主機應用程序的編制，限于篇幅，這里只簡單介紹一下USB固件程序（Firmware）的編制。USB固件程序的具體流程如圖3所示，在源程序的TD_Poll（）中加入了對比度、亮度及飽和度的調節，以做到在硬件上對圖像處理中的上述重要參數的調節，在外部中斷1中完成一幀數據的快速傳輸。 由于采用了外部中斷1，為了避免與USB中斷的沖突，需要在工程中自己編寫一個匯編文件，內容如下： cseg at 43h ljmp 1800h end 此外，在編寫的Keil C源程序中需要加兩句話，以解決USB中斷和外部中斷的地址重疊問題。 #pragma intvector (0x17FD) #pragma interval(4) 為了增加USB傳輸數字視頻信號的速度，采用USB的快速讀寫模式，在Keil C源程序中內嵌對USB進行寄存器設置的匯編代碼。配置了USB的時鐘控制寄存器，采用全速訪問數據存儲器，MOVX指令在兩個機器周期內實行，時鐘頻率為24MHz，因此USB產生的讀選通寬度為83.3ns。配置端口A，使能PORTACFG（16進制地址為7F93H）寄存器中的快速讀FRD。配置快速傳輸控制寄存器FASTXFR（16進制地址為7FE2 H），采用快速塊傳輸，使能快速讀寫信號。為了將端點2緩沖匹配置成FIFO，增加讀寫速度，8051將端點2緩沖區（IN2）的首地址7E00H裝入自動指針AUTOPTRH（16進制地址為7FE3H）和AUTOPTRL（16進制地址為7FE4H），并且dptr指向AUTODATA（16進制地址為7FE5H），也就是指向了FIFO寄存器，這樣8051可以完全像FIFO一樣訪問端點2緩沖區。 2.4 PC機端的圖像還原 在PC機端，用Visual C++ 6.0編寫客戶應用程序，應用程序通過USB接收原始的奇數場和偶數場圖像數據，待接收完奇數場和偶數場圖像數據后，應用程序把它們組成完整的一幀圖像，并且把該幀圖像數據存儲到硬盤上，然后把這幀圖像轉化成BMP格式的圖像，以BMP格式再次在硬盤上存儲圖像數據，同時以BMP的形式顯示圖像。 3 應用前景 該無損圖像采集卡雖然是針對特殊的圖像處理應用而研發的，但它的作用很廣，能應用于嵌入式系統中的圖像傳輸、集成電路和精密機械領域中的器件定位等。此外，如果用USB2.0代替USB1.1，則能實時傳輸圖像數據到PC機或嵌入式系統，用軟件進行圖像數據的壓縮處理，這塊外置式圖像采集卡可以作為一個很好的實時監控設備，以降低硬件成本。