久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 一種DSP小系統接口電路可移植性設計方案

一種DSP小系統接口電路可移植性設計方案

作者: 時間:2012-03-09 來源:網絡 收藏

4.1 小系統和PC機的讀寫和中斷操作比較

小系統的讀寫時序有一些比較顯著的特點,其和普通PC機讀寫時序有著很大不同。系統的I/O讀、寫時序分別如圖2和圖3所示。



其中:IS是數據和I/O空間選擇信號。只有與某一外部空間通信時,相應的選擇信號才為低電平。他們的有效期和地址信號的有效期相對應。

IOSTRB為I/O選通信號。IOSTRB平時為高電子,當CPU尋址外部I/O設備時為低電平;

R/W為讀/寫信號。R/W指示CPU與外部器件通信期間數據傳送的方向。R/W一般情況下為讀方式(即高電平)只有當DSP執行一次寫操作時才變成低電平。

4.2 讀寫和中斷的通用性設計

在原理設計時,設置跳線可根據DSP系統和普通PC系統的不同來切換讀寫信號,原理電路如圖4和圖5所示。



其中:圖中的DSP系統P-IS引腳對應PC系統的寫信號;P-R/W信號對應PC機的讀信號。

中斷產生電路做人CPLD器件,根據外部系統對中斷信號要求的不同,在系統對CPLD器件進行擦寫。

5 結 論

本文提出的方案在實際應用中證明是可行的,使用該方案的接口電路通過在PC機上進行功能調試驗證了可靠性,用該接口電路再和所搭的DSP小系統聯調,很好地隔離了故障,為電路調試帶來了很大方便。


上一頁 1 2 下一頁

評論


相關推薦

技術專區

關閉