久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 脈沖壓縮技術簡介及其基于FPGA的設計

脈沖壓縮技術簡介及其基于FPGA的設計

作者: 時間:2014-04-27 來源:網絡 收藏

 

本文引用地址:http://cqxgywz.com/article/246042.htm

圖4 1024點脈沖壓縮狀態計算結果與MATLAB計算結果對比圖

 

 

圖5 512點脈沖壓縮狀態計算結果與MATLAB計算結果對比圖

 

 

圖6 256點脈沖壓縮狀態計算結果與MATLAB計算結果對比圖

圖4至圖6分別對應時寬為60μs、20μs、6μs,帶寬均為5M的線性調頻信號。其中,左圖對應MATLAB的計算結果,右圖為 FPGA芯片的輸出結果??梢钥吹剑現PGA芯片的輸出結果和MATLAB仿真結果吻合。經測試驗證結果良好,最大誤差不超過-76db,在內部時鐘頻率 80MHz條件下,完成1024點FFT 運行時間為146μs ,滿足了雷達系統實時處理要求,達到了滿意的效果。

fpga相關文章:fpga是什么


脈沖點火器相關文章:脈沖點火器原理

上一頁 1 2 下一頁

關鍵詞: 脈沖壓縮技術 FPGA

評論


相關推薦

技術專區

關閉