這個層面的探討需要對FPGA架構和資源的特性與功能有深入的認識。因此應該由經驗豐富的FPGA設計人員參與完成。在這個階段，您必須考慮與FPGA性能目標、潛在風險因素和FPGA資源利用率。

　　在FPGA架構定義階段，您有可能會發現系統級需求和架構無法實現，或是對實現在FPGA中而言存在高風險。在這種情況下您必須重新評估和更新系統架構，以創建在FPGA中可實現的高級需求列表。

　　您應問問自己現有IP哪些可供使用，還必須創建哪些IP.此外，您還需要檢查I/O需求，以及把時鐘域和時鐘特性映射到FPGA時鐘資源的方法。其他關鍵問題包括：如何在FPGA上布局千兆位收發器(GT)資源;在SSI器件中是否已考慮到交叉SLR數據流;目標時鐘頻率對設計功能而言是否實際。最后，您還必須評估您設計的目標性能對選擇的FPGA而言是否實際。

　　FPGA需求定義與劃分

　　FPGA需求定義和劃分階段與系統和FPGA架構定義緊密關聯并受這兩個階段的決策左右。FPGA需求定義指定義準備在FPGA中實現的詳細需求，并用作明確的特性清單以供設計和測試工程團隊設計、測試和實現。FPGA需求定義與系統和FPGA架構需求定義的不同之處在于FPGA需求是精確的。該清單定義了FPGA的細致要求，而不僅僅是系統的不同組件之間的功能劃分，或是穿越FPGA的數據流之間的功能劃分。

　　這個階段的目的是清楚地定義FPGA工程團隊確切能實現和測試的內容。在這個階段，用戶將把高級系統和FPGA架構需求轉換成用于實現的具體需求。這樣做能夠帶來雙重好處。首先，單獨定義FPGA需求能突出強調系統和FPGA架構的任何局限以及之前未曾考慮到或未曾預見到的狀況。其次，該步驟將為FPGA設計的開發和測試的順利執行鋪平道路。

　　為適當地描述FPGA需求，您必須建立清晰且簡明扼要的定義，以便提煉成單獨的需求。我們建議為各項需求添加標簽或序號，使用易于判斷其能否實現的簡短描述來定義各項需求，避免用高級含糊的需求用語。只要足夠清晰扼要，您可以使用任何行業標準格式或專有格式。

　　避免使用含混或界定不清的用語，例如“快速”或“小型”。應堅持使用有明確目標的用語，如“400MHz”或“4.2K觸發器”。這樣定義的目的旨在確保將文檔分配給之前不了解系統或FPGA架構的開發工程團隊進行實施時不再需要反復澄清。您需要檢查每個需求是否表述清楚、簡潔、明確且是否包含了所有必需的信息以避免反復澄清的必要。此外，還應該注意需求中是否包括管腳和I/O定義?是否所有的高級需求都已經分解為基本設計要素?未參與早期系統架構定義的設計團隊是否能夠使用這些需求開發FPGA以及最后測試與驗證團隊是否能使用該文檔開發測試平臺和制定測試方案，明確驗證每一項需求是否通過。

　　FPGA設計規劃

　　該框架的這個階段用于為FPGA硬件的實際開發制定規劃，確保各項特性及開發工作的完成與整個產品開發的其他部分協調一致。

　　這個階段的目標是適當地把當前的系統級需求、FPGA級需求和架構體現到開發規劃中。在通過前面介紹的規劃階段之后，現在開發團隊一般會面臨兩種情況。

　　第一種情況是系統與FPGA架構以及需求理解良好，描述詳盡，最終，FPGA設計開發階段(即HDL編碼)和測試開發階段(仿真、測試臺)基本無需修改設計需求，順利執行。

　　第二種情況是系統架構和FPGA需求仍然處在變動中。這樣的設計會在設計開發周期和測試開發階段面臨眾多變數和修改。

　　雖然人人都想得到第一種情況的結果，但往往卻不能成功，最終落入第二種情況的境地。很明顯，這種情況更加難于管理。

　　設計規劃的總體目標應是在開發周期的這個階段實現第一種情況。在第一種情況中，FPGA的開發簡單直觀，只需為實現和測試設計特性安排進度計劃。

　　在第二種情況中，最重要的管理工作是確保落實充分理解的流程，以便評估和決定應該進行哪些修改以及每種修改為總體開發進度計劃帶來的影響如何。這里可以運用多種項目管理理念和技巧。最重要的一點是完成上述修改評估和影響評估。

　　就專門的FPGA規劃和開發而言，FPGA的優勢之一在于能夠多次修訂硬件平臺和多次把硬件平臺下載到原型PCB上。設計團隊應充分發揮這一功能的優勢。因此建議的開發規劃是逐漸把特性添加到能夠工作的設計中。其思路是從能夠實現主要通信接口的基本設計出發，無需實現全部需求就能工作。

　　這樣做能夠帶來雙重好處。首先可以確保隨時有一個可工作的設計，您可用來調試PCB和更大型系統。其次，調試實際的FPGA設計會簡單得多，因為可以檢查新添加的特性，確保新添加的特性不會干擾或中斷當前可工作的設計。

　　與FPGA設計開發同步，同樣重要的是為實現的FPGA設計準備良好的仿真環境規劃。投資開發穩健可靠的仿真環境，就可以復制現實數據流，在仿真中重現出錯條件，迅速隔離和判斷根本原因，從而不僅能減少設計缺陷，還能顯著縮短實驗室調試時間。

　　開發穩健可靠的測試仿真環境和開發FPGA本身一樣復雜，需要視同開發FPGA一樣規劃和考量。