目前，MT-RJ光連接器已被廣泛應用在100Mb/s快速以太網及千兆位(Gbit)以太網中。MT-RJ連接器采用一個塑料套管，簡化了裝配難度,也降低了成本,其較小的端口尺寸也相應降低了千兆比特系統的輻射噪聲。

安捷倫（Agilent）科技公司的MT-RJ小封裝光纖模塊（HFBR/HFCT-5910/5912在數碼速率高達1.25Gb/s的應用中具有寬廣的適用領域。本文將重點介紹該系列產品在光纖信道以及千兆以太網的應用。前為HFBR的模塊適用于多模光纖,前為HFCT的模塊適用于單模光纖；后為5910E的模塊用于光纖信道,后為5912E的模塊則應用于千兆以太網。

將并行結構的數字系統連接至一個千兆位串行通信鏈路的功能塊如圖1所示。當數據從多位并行字轉換成8位字節,編碼成10字節碼位,并轉換成高速串行數據時，隨著時鐘頻率的提高和字節周期的縮短,相位噪聲(AKA抖動)的影響將變得更加明顯。為使輸入10位寬的編碼字節串行化,設置在串并行轉換器(SERDES)發送端的鎖相環(PLL)會將并行數據時鐘頻率提高10或20倍,由編碼過程將并行數據復用,產生高速串行數據。嵌入在SERDES芯片接收器內的另一PLL可提取將串行數據轉換并行格式所需的時鐘。每個PLL中壓控振蕩器是模擬的，因此SERDES芯片被稱作是含有數字和模擬功能塊的混合信號集成電路。

在光纖收發器模塊中也集成了一個復雜的電路,用來將SERDES的數據輸出轉換為調制激光器所需的模擬信號,并將接收到的光脈沖轉換回差分數據輸出。盡管集成的水平已很高,但通信系統的噪聲仍有可能干擾SERDES芯片和光纖收發器的正常工作。

在設計方面，本文的主導思想之一是使噪聲干擾達到最小，降低圖1所示1、2、3、4測試點的抖動。

當SERDES芯片連接千兆位MT-RJ小封裝(SFF)光模塊時,其必須遵守的設計規則可歸納為如下要點。只要遵循這些規則,就可以最大限度地縮短設計周期,節省工程資源。

1)在千兆位SFF模塊與SERDES之間必須是一條有50Ω特性阻抗的傳輸線。

2)用差分信號線連接千兆位SFF模塊與SERDES,以防止失衡和單端高速數據線可能造成的脈寬失真。

3)布線時將高速差分串行線并在一起,并使它們長度一樣,這樣可使輻射影響和脈寬失真最小。

4)避免高速串行數據線上的90o彎曲。在高速數據線改變方向時，應用大圓角或≤45o折線角。

5)采用具有地層和電源層的多層板。

6)千兆位SFF模塊和SERDES必須使用所建議的電源濾波器。為主系統數字硬件供電的直流電源電磁噪聲相對較強,使用電源濾波器可以減少SERDES中鎖相環(PLL)的抖動,可保證集成在千兆位 SFF模塊中接收電路的靈敏度。

7)將所建議的電源濾波器設計安裝在被保護的千兆位SFF模塊和SERDES芯片附近。

8)連接千兆位SFF模塊時,只需要為數不多的無源器件。必須用低通濾波器抑制來自+3.3V電源的電磁干擾，必須用兩個130Ω下拉電阻接到光纖接收器的差分數據輸出端。光纖發送器的差分輸入是交流耦合的,并且其終端匹配電路已被設計在發送器內,所以在來自SERDES芯片串行輸出的傳輸線末端不需要無源器件。

9)連接千兆位SFF模塊接收器和SERDES的串行數據輸入端的傳輸線必須用一個與傳輸線特性阻抗相同的電阻。這個終端電阻應安裝在SERDES芯片的串行數據輸入端附近。

10)Agilent科技的千兆位 SFF模塊數據手冊中給出了可選用的耦合電容和偏置電阻網絡,這樣可以使設計者從不同制造商那里選用SFF光纖模塊。

連接SERDES芯片與千兆位SFF模塊的高速串行數據線應做成帶-線或微帶傳輸線的結構。

傳輸線的特性阻抗計算可以參考相關產品的應用指南。

不管使用什么接地技術,千兆位通信系統內部會有一個電噪聲環境。在機柜內,有源器件、無源元件和數據傳輸線均為潛在輻射源。系統的接地和電源層不會無噪聲,因為VL=L(di/dt)和千兆位系統包含大量的高速數字信號。在典型的千兆位應用中,接地和電源層的寄生電感L不會降到足夠小的程度。接地和電源層需克服寬并行字碼同時開關造成的電流（di）大的變化，而高的數字傳輸速率,dt很小。所以千兆位系統的接地層和電源層必然會有噪聲,而且在典型的應用中，VCC和接電端之間有100mV～200mV的交流電位。換言之,電路的公共端(AKA地)不為零,因而它可能是千兆位數據通信系統中的重要干擾、輻射源。

為解決這一噪聲環境,Agilent采用介質隔離的辦法,使用絕緣材料將 千兆位SFF模塊背部的金屬罩與MT-RJ插座的屏蔽罩隔離。MT-RJ插座上的金屬屏蔽罩被設計成整體指扣連接的形式,這些指扣確保MT-RJ插座上的屏蔽罩能夠連接到主系統的外殼上。這些連接指扣連同接插件屏蔽殼和SFF模塊背部金屬部件間的絕緣介質共同起作用,確保Agilent SFF收發器不拾取和轉發系統內部的輻射和傳輸噪聲。

附于主系統+3.3V電源之上的噪聲會降低光纖收發器及位于數字通信系統物理層的SERDES芯片的性能。如圖1框圖所示,如果電源噪聲被注入到SERDES芯片的發射端PLL,則抖動將會在耦合到光纖模塊的光發射器之前進入到串行數據中。

還有一點需要注意的是,PLL電路對其-3dB閉環帶寬中噪聲頻率產生響應,而對超出PLL閉環頻率的噪聲有減弱作用。Agilent SERDES芯片有一閉環帶寬范圍為800kHz～2MHz的PLL電路,因此，這些PLL電路與對源自高速數據線的噪聲相比，對低頻電源噪聲更敏感。

噪聲干擾的傳導是源于數字通信系統的開關電源,因為直流電源的基礎開關頻率通常在PLL閉環帶寬之內。用于驅動CMOS和TTL邏輯電路的開關電源,通常不需要輔助濾波器,但如果直流電源要求對在位于千兆位串行數據通信線路物理層中的SERDES芯片供電時,必須先測定開關電路寄生噪聲的幅度和頻率,以確定是否需要濾波器。

SERDES芯片不是物理連接界面中需要避免電源噪聲的唯一器件。直流電源噪聲對光纖接收器的影響最明顯,因為接收器工作在小信號狀態。光纖發射器通常對傳導噪聲不太敏感,因為發射器接收和處理的是相對大的信號。圖2示出Agilent千兆位SFF光纖收發模塊的內部功能框圖。

接收器的第一級是PIN及前置發大器。在第一級，PIN二極管光電檢測器將光脈沖轉換成電流脈沖, 前置放大器將光電檢測器的輸出電流轉換成電壓。嵌入在HFBR-5010E和HFBR-5912E SFF模塊中的PIN前置放大器和二極管檢測器的典型轉換增益是970V/W,這樣，當光纖中的光信號的平均值為-17dBm時,如果激光發射器具有典型的12dB消光比，那么接收器輸入端的最大峰值功率為-14.3dBm(37.5mW)，最小峰值功率為-26.3dBm(2.37mW)。即被接收的光功率的峰-峰值變化是35.2mW。光功率的變化將由光接收器的額定轉換增益970V/W產生倍增,于是得到了34mVP-P PIN前置放大器的典型輸出。為保證主系統中的電源噪聲不降低接收器的性能,建議務必用電源濾波器，防止+3.3V直流的噪聲干擾光纖接收器前端的小信號。

光纖信道和千兆以太網產品以1.0625GBd和1.25GBd的碼率發送8B10B編碼數據,所以,編碼的串行數據的基頻對于光纖信道是531.25MHz,對于千兆以太網是625MHz。千兆位數據通信產品在串行數據速率的基頻和諧波處會有電磁波輻射,所以數據通信系統的封裝一定要將這些輻射包住,以保證產品完全達到FCC和IEC標準。如果千兆位數據通信系統的金屬機柜沒有開孔,輻射就會禁錮在機柜里,但如果機柜有洞、槽或縫隙,電磁輻射就會泄漏出去。一般情況是,外殼上的洞、槽、縫隙變大或開孔數目增加時,從系統泄漏的輻射量將增加。

SFF光纖模塊設計成產生盡可能小的電磁輻射,在MT-RJ插座的底部安裝了一個金屬隔板,用于屏蔽輻射,并將覆蓋在光插座外的金屬屏蔽殼設計成能插入機柜開孔式,而且使輻射孔盡可能地小。進一步提高開孔輻射截止頻率的措施是,在MT-RJ插座外加裝一個金屬屏蔽罩,并與金屬機柜開孔的導電內壁間有良好電接觸。

圖3示出了應用HDMP-1636A,HDMP1646A Serdes芯片的千兆位方案原理圖?！?/font>