輸入至輸出的采樣率也會影響你的設計。在簡單的設計中，輸入速率和輸出速率是相等的。然而，在許多低通濾波器設計中，輸出以輸入的速率運行是不經濟的，因為傳輸信息不要求高的輸出率。取十分之一速率的FIR是合適的。其它要求較高輸出率的設計，則采樣內插FIR。

　　進行設計

　　選擇FIR濾波器的系數有兩種方法。Parks-McClellan方法(執行Remez算法)和進行沖擊響應的窗口操作。窗口方法依賴于一個事實，要求頻率響應的離散Fourier反變換代表FIR濾波器的系數。理想的頻率響應用作起始點，于是應用窗功能減少系數的數目，成形頻率響應。通用的窗功能包括矩形、三角、Hanning、Hamming、Kaiser 和Blackman。

　　沒有必要對數學進行深究，有許多免費的低成本工具幫助你進行設計。如果使用MATLAB，MathWorks有各種工具可用于FIR設計。如果你不用這些包，用Internet搜索“FIR濾波器設計工具”將展現一些免費的低成本工具。

　　首先應做出采用哪種設計方法的決策。大多數設計者采用Park-McClellan 方法，因為設計輸入是濾波器的要求，這個方法通常滿足具有最少抽頭的濾波器要求。假設采用這個方法，你可以簡便地把要求輸入至所選的工具中。大多數設計工具會給出頻率響應、沖擊響應和濾波器系數。如果選擇窗口方法，只要做些實驗。要輸入截止頻率、窗口方法和抽頭數目至設計工具。于是設計工具會給出頻率響應。如果頻率響應不是你所要的，你可以改變輸入參數和迭代過程。

　　因此，你已經用設計工具產生了系數，檢驗了頻率響應。那么現在是否可以移開這個工具，而在FPGA中實現這個設計呢?并非如此，還要考慮一些事情。首先要確定頻率響應，數據不是無限精確的。大多數設計工具讓你定義一個量化級別并觀察結果。倘若級別的精度是合理的，那就不需要做改動。然而，最好是現在發現這些問題而不是在實驗室。下一步是研究其它的濾波器設計，諸如Lth帶(或者Nyquist)濾波器，這些濾波器大約有一半的系數設置為0，因此減少了數學上的復雜性。

　　在FPGA中實現設計

　　你設置了系數之后，現在打算在FPGA中實現這個設計。再次要做出若干決定。首先是選擇實現乘法器單元的方法，決定它們能運行多快。通常有兩個選擇：用在FPGA內實現邏輯的查找表(LUT)來實現乘法器，或者用FPGA內的專用的DSP單元。為了說明這些選擇，考慮LatticeECP2 FPGA系列，在這個FPGA內用sysDSP塊實現一個18x18乘法器不占用LUT，運行速度高于400MHz。用LUT完成相同的功能其性能大約是100MHz，并要占用許多LUT。專門的DSP塊擁有高速并使用少的LUT，通常選擇這個方法，除非你保留DSP塊準備留作它用。

　　圖4 LatticeECP2 sysDSP塊