要想對設計進行手動編輯，首先需要在FPGA Editor中開啟讀/寫(read/write)權限。在菜單條中點擊File → Main Properties。在此菜單下，可以調整編輯模式(從No logic Change到Read/Write)。點擊Apply，現在就可以開始對設計進行編輯了。在下一步利用FPGA Editor記錄對設計進行的所有修改時，只需要簡單地從菜單條中點擊Tools → Scripts →Begin Recording。FPGA Editor將會提示輸入一個腳本名字(如patch.scr)。輸完腳本名字，就可以對設計進行必要的修改了。

　　在設計中運行設計規則檢查(DRC)來看一下是否有規則沖突的紅色標志是一個很好的方式。在我的設計例子中，有14條警告，但都可以忽略。下一步我們將需要定位interface_clk使用的DCM，并為此DCM的90度相移輸出創建另一個稱為DCM_clk90_out的時鐘。這需要利用全局時鐘布線資源將時鐘連接到BUFG。要增加一個BUFG，先在FPGA構造中找到一個未用的BUFG位置，右擊并選擇 Add(添加)。然后，工具會提醒你為BUFG命名(clk90_bufg)并確定其類型：BUFG(參見圖1)。

　　圖1 屬性窗口允許用戶配置并命名選定的邏輯項目

　　創建了新的BUFG，就需要將其輸入和輸出連接到適當的位置。在本例中，DCM的90度相移輸出將驅動BUFG。在窗口Array1中，點擊DCM的90度輸出端衰減器，在窗口Array2中，點擊BUFG的輸入端衰減器，同時按住Ctrl鍵，可實現連接。然后釋放Ctrl鍵，點擊鼠標右鍵并選擇Add。工具會提示為新網絡連接輸入名字。這樣就將DCM 和 BUFG通過新網絡連接到一起了(參看圖2)。

　　圖2 在兩個邏輯項目中手動布線時，如紅色三角所示，使用兩個Array窗口可以輕松選擇源頭和目標