FPGA在彈上信息處理機中的應用
加入技術交流群
圖3 信息處理機工作流程
38.4K異步串行輸入通道由FPGA的UART IP核完成串行輸入數據的接收，IP核根據字間隔是否超過2個字的接收時間來判斷是否完成一幀的接收，原理和1553總線數據的接收相同。
115.2K異步串行輸入通道由FPGA的UART IP核完成串行輸入數據的接收.緩沖區由一個FIFO組成。組幀狀態機會隨時查詢該FIFO空滿狀態，若不空，則就開始連續的讀取過程，每間隔200μs從FIFO中讀取一個數據并按照規定格式和位置填入數據融合表,直到該FIFO的數據取完為止，若為空，則新幀對應通道的位置數據填零。
(4)組幀
組幀工作即遙測數據的數據融合，將各路遙測信息按照給定的數據融合格式組織成一個完整的100幀(1幀200us，100幀20ms)格式進行發送，該功能由設計在FPGA內部“組幀狀態機(MFSTM)IP”完成。
(5)數據融合表
上電復位后，組幀狀態機MFSTM等待同步鎖定信號Sync Locked=“1”后開始工作，并根據20ms緩沖區切換信號SwitchBuf進行周期性的切換。按照數據融合表設計好的順序依次訪問1.28M同步輸入串口緩沖區、4M 1553B總線數據緩沖區、115.2K異步輸入串口緩沖區、38.4K異步輸入串口緩沖區等等，并讀取指定數量的數據依次填入本次20ms的數據融合表中，重復100次，從而完成表中1～100行數據的填寫。數據融合表的數據結構設計成FIFO, 使用FIFO可以平衡快速的組幀狀態機和慢速的發送狀態機之間的速度差異，使發送的數據流保持在2.56Mbps的波特率之下，持續發送。
評論