久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > SHARC處理器的起源和演進

SHARC處理器的起源和演進

——
作者:Paul Wheeler GP-DSP部日本區域總監 時間:2009-09-25 來源:電子產品世界 收藏

  

本文引用地址:http://cqxgywz.com/article/98491.htm

  也許讓人不敢相信,具有這種功能的在15年前就推向市場了,但讓許多人更加驚奇的是,這種目前還在繼續為用戶所用!這是架構性能的良好擴展性以及公司對質量和用戶滿意做出承諾的最好證明。

  第二代將處理性能提升到了新的層次,它將內核架構擴展為單指令多數據(SIMD)系統,并將內核時鐘頻率提高到100MHz。ADSP-2116x系列處理器保持了與ADSP-2106x SISD處理器的源代碼的完全兼容性,而且經過少量代碼修改就能讓用戶發揮新增加的并行運算單元(寄存器文件+乘法器+ALU+桶式移位器)的作用,與上一代相比可以將周期性能指標提高一倍。

  為了在不降低周期性能的條件下方便到這個新增加的運算單元的數據傳送,內部的PM和DM數據總線寬度都增加到了64位,同時在ADSP-21161上集成了48位寬100MHz SDRAM控制器來增加I/O數據傳送帶寬,從而能夠實現高達600MBps帶寬的數據傳送能力。

  就像上一代SISD SHARC一樣,第二代SHARC保留了支持簇總線系統架構的多處理器無膠合連接,以及通過鏈路端口的點到點連接,使性能升級路線圖更加簡單清晰。

  就像上一代SISD SHARC一樣,第二代SHARC系列器件被醫療、工業和軍事應用所廣泛采用,而且由于額外集成了支持時分復用(TDM)和I2S格式的串行端口(SPORT),專業音響和高端消費/汽車音響設備很快地利用到了該處理器的浮點運算提供的大動態范圍優勢。

 

  第三代SHARC處理器開始跳出多處理器應用空間,主動迎接新的挑戰。由于在音頻應用中具有明顯的浮點處理優勢,SHARC技術開發的重點開始轉向以最低系統成本努力增加片上處理功能。



關鍵詞: ADI SHARC 處理器

評論


相關推薦

技術專區

關閉