- 聯華電子今（6日）宣布Cadence?模擬/混合信號（AMS）芯片設計流程已獲得聯華電子28納米HPC+工藝的認證。 透過此認證，Cadence和聯電的共同客戶可以于28納米HPC+工藝上利用全新的AMS解決方案，去設計汽車、工業物聯網（IoT）和人工智能（AI）芯片。 此完整的AMS流程是基于聯電晶圓設計套件（FDK）所設計的，其中包括具有高度自動化電路設計、布局、簽核及驗證流程的一個實際示范電路，讓客戶可在28納米的HPC+工藝上實現更無縫的芯片設計。Cadence AMS流程結合了經客制化確認的類比
- 關鍵字：
Cadence 聯電 28納米HPC 工藝中模擬/混合信號 流程認證
流程認證介紹
您好，目前還沒有人創建詞條流程認證!
歡迎您創建該詞條，闡述對流程認證的理解，并與今后在此搜索流程認證的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
