Melexis正在制造全硅RC緩沖器，用于集成在碳化硅動力模塊中。目前正在向潛在客戶采樣，所有零件將是新零件編號“MLX91299”的變體，并以裸芯片形式交付，準備與電源模塊內的MOSFET和二極管芯片進行頂部線連接。反金屬化兼容燒結和焊接。該硅吸收器設計用于直流鏈路，最高可達1000伏直流，峰值可達1200伏，擊穿額定值將超過1500伏。據公司介紹，它們“在電壓超過150伏時保持恒定電容，并在10nA附近表現出泄漏電流”?！坝卸喾NR和C組合，比如4.3nF在1.45Ω或1.1nF在5.23Ω?！本唧w生產
關鍵字：
全硅 RC 緩沖器 碳化硅 MOSFET 電壓瞬變抑制
今天給大家分享的是：緩沖電路、緩沖電路設計、緩沖電路功耗計算。一、什么是緩沖器？緩沖器是一種對電壓尖峰、振鈴和振蕩效應的電路保護形式。緩沖器通過鉗位電壓尖峰但不改變振鈴頻率。緩沖電路設計通常都比較復雜，設計一個好的緩沖電路需要對電路有很深入的了解，這篇文章就來詳細介紹一下緩沖電路、緩沖電路設計、緩沖電路功耗計算。二、緩沖器電路設計的一般分類1、有損或者散耗緩沖電路有損緩沖電路是一種消耗功率的電路，對于電源效率要求比較高的話，這就一個很大的缺點，但是容易設計。耗散緩沖器使用電阻，有時候也使用二極管作為耗散元
關鍵字：
緩沖器 緩沖電路 電路設計
提出一種基于TSMC40LP工藝的輸入信號緩沖器，用于12 bit 4 GSPS ADC的緩沖器設計。本緩沖器采用開環源隨器結構，由于工藝角和溫度變化，開環結構的緩沖器的輸出共模將會漂移，導致比較器的輸入共模發生漂移，使得比較器的比較結果發生錯誤。采用Replica共模反饋的方式為主緩沖器提供共模，實現緩沖器的輸出共模的穩定，避免比較器因為共模變化而工作不正常。為了達到線性度的要求，通過疊層源隨器和電容，將輸入信號耦合到源隨器的漏端，避免了短溝道器件的溝調效應。源隨器采用深N阱器件，消除了襯底偏置效應。本
關鍵字：
緩沖器 溝道調制效應 襯底偏置效應 線性度 201806
加外部緩沖器的遠程測溫電路加外部緩沖器的遠程測溫電路由TMP04和ADM485
關鍵字：
緩沖器 遠程測溫
概述：本文介紹了一種使用可變電壓控制的電流源(VVCCS)實現的基于比較器的新型緩沖器?？筛欕娏髟吹膽锰峁┝烁呔鹊男阅?，不僅能減少輸出節點的過沖誤差，還能減少過沖誤差相對輸出電壓的變化。同時利用0.18m
關鍵字：
比較器 緩沖器 電流源 VVCCS
內部集成電路總線(I2C)是一種同步串行數據通信總線，其中由主器件發起通信，從器件通過尋址機制加以控制。I2C總線上的節點很容易連接，因為只需連接兩條開漏形式的信號線(SDA用于數據，SCL用于時鐘)。這些線上的電容
關鍵字：
I2C總線 緩沖器 PCA9605
每當檢查年輕工程師的電路原理圖或印刷電路板 (PCB) 布局布線時，我都要挑選幾個項目，問他們“為什么這么做?”為什么你選擇這個組件?為什么把它布置在 PCB 的這個位置?之所以問這些問題是因為工程師在做出每個設計決策時都應該有合理的理由?！ ±纾谂渲贸删彌_器的運算放大器反饋路徑中有一個電阻器，應該馬上想到“這是為什么呢?”
圖 1：在反饋路徑中包含電阻器的運算放大器緩沖器電路 令人難以接受的實際情況
關鍵字：
緩沖器 電阻器
導讀：本文主要講述的是緩沖器的原理，感興趣的盆友們快來學習一下吧~~~很漲姿勢的哦~~~
1.緩沖器原理--簡介
緩沖器是緩沖寄存器的簡稱，它分為輸入緩沖器和輸出緩沖器兩種。前者的作用是將外設送來的數據暫時存放，以便處理器將它取走;而后者的作用是用來暫時存放處理器送往外設的數據。有了數控緩沖器，就可以使高速工作的CPU與慢速工作的外設起協調和緩沖作用，實現數據傳送的同步。由于緩沖器接在數據總線上，故必須具有三態輸出功能。
2.緩沖器原理--分類
緩沖器分為兩種，常用緩沖器(常說緩沖
關鍵字：
緩沖器 緩沖器原理
高清圖像質量已經快速成為現代家庭中多媒體產品的標準配置。在該領域之外的許多應用中，更高的分辨率、更好的對比度、更大的色深和更快的幀率也都越來越受歡迎，這些應用包括安保、醫療成像和工廠生產線檢測系統等等。當然，盡管增強型成像技術在不久的將來更加流行似乎是板上釘釘的事情，但這將取決于支持更高數據傳輸能力的先進半導體技術的發展。本文將以實例闡述半導體技術所取得的進展。
雖然USB連接標準開始并沒有引起太多關注，但從上世紀90年代中期第一次脫穎而出已經改變了很多，它現在已經遠遠不只是為低數據速率的鼠標和
關鍵字：
USB FIFO 緩沖器 FPGA 顯示器
Analog Devices， Inc. 最近推出業界首款完全集成真軌到軌輸入緩沖器的Σ-Δ型轉換器，吞吐速率達250 kSPS，可為設計人員提供業界領先的噪聲性能。
ADI發布業界首款集成真軌到軌輸入緩沖器的Σ-Δ型ADC
AD7175-2 Σ-Δ型ADC在20 SPS 時具有24個無噪聲位，250 kSPS 時具有17.2個無噪聲位，為設計人員提供了更寬的動態范圍，可實現實驗室分析儀器系統所需的
關鍵字：
ADI 緩沖器 ADC
為互聯網基礎設施提供高性能時鐘解決方案的領導廠商SiliconLabs(芯科實驗室有限公司)今天宣布推出PCIExpress(PCIe)Gen1/2/3扇出緩沖器，此產品為包括服務器、存儲器和交換機在內的數據中心應用而設計。針對當今領先的x86主板和服務器系統，新型的Si5310x/11x/019 PCIe緩沖器是業內最高能效的扇出緩沖器，有效擴展了Silicon Labs不斷壯大的PCIe計時產品線。憑借靈活的輸出數量選項，新型的PCIe緩沖器能夠完整滿足98%的基于x86的服務器/存儲器主板設計需
關鍵字：
Silicon Labs 緩沖器 PCI Express
如果您在通信行業工作，那么您可能很熟悉抖動對系統性能的影響。抖動不僅會降低數據轉換器的性能，而且還可在高速數字系統中產生誤碼。憑直覺判斷，給時鐘增加噪聲會增大系統其它部分的噪聲。因此我總是試圖通過選擇可帶來最小附加抖動的組件來最大限度地降低總體抖動。顧名思義，附加抖動就是由位于時鐘源(例如合成器或振蕩器)與被計時器件之間的組件所增加的噪聲。該附加噪聲可增大時鐘的不確定性，導致抖動增加。
在實際系統中，一個時鐘源要驅動多個器件，因此可使用時鐘緩沖器(通常稱為扇出緩沖器)來復制信號源，提供更高的激勵
關鍵字：
緩沖器 合成器
電流反饋 (CFB) 放大器大部分歸屬高速放大器范疇。近年來所推出的大量良好應用指南主要用來介紹應用電流反饋放大器的工作以及其中所遇到的主要問題。這里我們將通過簡短的文字加以總結。
CFB 放大器具有一個高阻抗輸入(非反相輸入)、一個低阻抗輸入(反相輸入)以及一個輸出低阻抗，如下圖所示。注意：為了便于討論，我會忽略電源引腳及禁用功能。
?
圖 1:CFB 內部組件
只要不加載輸入，非反相輸入端電壓便可看到高輸入阻抗。非反相輸入端電壓在通過緩沖器時會出現在反相輸
關鍵字：
放大器 CFB 緩沖器
很多人都知道，抖動(這是時鐘邊沿不確定性)是不好的現象，其不僅可導致噪聲增加，而且還會降低數據轉換器的有效位數 (ENOB)。
?
例如，如果系統需要 100MHz 14(最小值)位的 ENOB，我們就需要抖動小于 80 飛秒的時鐘!這可通過假設一個無失真的理想系統進行計算，讓 SINAD 和 SNR 數值相等(見公式 2)。
接下來，使 ENOB 等于 14，我們可在大約 86db 下計算出最小 SNR。將結果帶入公式 1，計算出大約為 80fs 的 tJ 值。
關鍵字：
時鐘采樣 ENOB 緩沖器
緩沖器介紹
最基本線路構成的門電路存在著抗干擾性能差和不對稱等缺點。為了克服這些缺點，可以在輸出或輸入端附加反相器作為緩沖級；也可以輸出或輸入端同時都加反相器作為緩沖級。這樣組成的門電路稱為帶緩沖器的門電路。帶緩沖輸出的門電路輸出端都是1個反相器，輸出驅動能力僅由該輸出級的管子特性決定，與各輸入端所處邏輯狀態無關。而不帶緩沖器的門電路其輸出驅動能力與輸入狀態有關。另一方面。帶緩沖器的門電路的轉移特性至少是由3 [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473