- 作者：Adam?Taylor?e2v?公司首席工程師?aptaylor@theiet.org 時序和布局約束是實現設計要求的關鍵因素。本文是介紹其使用方法的入門讀物。 完成?RTL?設計只是?FPGA?設計量產準備工作中的一部分。接下來的挑戰是確保設計滿足芯片內的時序和性能要求。為此，您經常需要定義時序和布局約束。我們了解一下在基于賽靈思?FPGA?和?SoC?設計系統時如何創建
- 關鍵字：
XDC FPGA
xdc介紹
您好，目前還沒有人創建詞條xdc!
歡迎您創建該詞條，闡述對xdc的理解，并與今后在此搜索xdc的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
