久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> asic-to-fpga

asic-to-fpga 文章 最新資訊

一種新型音頻功放數字電調諧的ASIC實現

  •       本文介紹了一種新型具有數字音量調節功能音頻功放的工作原理和設計方法,并將設計應用于實際電路中,獲得了很好的效果. 采用按鍵式音量控制器操作方便,大幅降低了與此相關的軟件成本,應用前景廣闊.         音頻功放電路在實際應用中都要涉及到音量的電調諧問題,而通過調節放大電路的增益來控制音頻放大電路的音量是比較有效的,目前應用比較多的有以下2&n
  • 關鍵字: 音頻  電調諧  ASIC  SoC  ASIC  音視頻技術  

FPGA的SoC和專用化趨勢

  •   過去一年中,FPGA巨頭賽靈思(Xilinx)在中國大舉構建生態系統,其速度和力度讓人吃驚。2006年末,賽靈思公司董事會主席、總裁兼CEOWimRoelandts來華宣布了“促進中國電子設計創新”的在華發展戰略,主要內容包括加強客戶支持力度、建立良好生態網絡、投資新興半導體公司以及培養未來工程設計人才,拉開了賽靈思在中國大舉擴張的序幕。   隨后,賽靈思宣布設立了金額達7500萬美元的亞太區技術基金,投資那些基于可編程邏輯、為重點行業開發創新應用的公司。2007年,賽靈思又分別在上海張江和江蘇無錫
  • 關鍵字: 嵌入式系統  單片機  FPGA  SoC  MCU和嵌入式微處理器  

SOPC中自定義外設和自定義指令性能分析

  •   引言   NiosII是一個嵌入式軟核處理器,除了可以根據需要任意添加已經提供的各種外設以外,用戶還可以通過定制自定義外設和自定義指令的方式來滿足各種應用需求。定制用戶外設和用戶指令是使用NiosII嵌入式軟核處理器的重要特征。定制的用戶外設能夠以“硬件加速器”的形式實現各種各樣用戶要求的功能;同時定制的用戶指令,可以把一個復雜的標準指令序列簡化為一條用硬件實現的單個指令,以增強對實時軟件算法的處理能力。近來,隨著國內SOPC開發的逐步深入,這兩者的性能開始成為一個關注的焦點。本文通過CRC32對S
  • 關鍵字: 嵌入式系統  單片機  SOPC  自定義指令  SoC  ASIC  

FPGA加速滲透非傳統應用領域

  •   自從1985年首款FPGA器件誕生以來,FPGA產業一方面修煉內功——從技術上來說,工藝從2μm發展到65nm,晶體管數量從8.5萬個增長到10億個以上;另一方面向外擴張——應用領域從最初的通信業不斷向消費電子、汽車、工業控制等滲透,同時在不斷“蠶食”DSP、ASIC、ASSP和嵌入式處理器的市場。如今,Xilinx、Altera和Actel等FPGA產業的領導廠商也不再是20多年前的孤軍奮戰,在其周圍,FPGA開發和應用的生態系統已然初步形成,大大促進了FPGA產業的發展。   “非傳統”應用領域
  • 關鍵字: 嵌入式系統  單片機  FPGA  晶體管  DSP  MCU和嵌入式微處理器  

基于FPGA的圖像邊緣檢測

  •   引言   圖像邊緣檢測是圖像處理的一項基本技術,在工業、醫學、航天和軍事等領域有著廣泛的應用。圖像處理的速度一直是一個難題。雖然DSP具備指令流水線特性和很高的處理速度,但其速度仍然很受限制,而利用高速可編程邏輯器件FPGA/CPLD來設計圖像邊緣檢測器可以很好的克服這個問題,是一種全新的解決方案。   1 圖像邊緣檢測算法   用于圖像邊緣檢測的算法很多,諸如Rorberts算子、Sobel算子、Prewitt算子、Laplaceian算子等,由于Sobel算法只涉及到加法操作,并且可以取得很
  • 關鍵字: 測試  測量  FPGA  圖像邊緣檢測  DSP  MCU和嵌入式微處理器  

FARADAY選擇CADENCE VOLTAGESTORM用于高級65納米低功耗簽收

  •   Cadence設計系統公司與領先的ASIC和硅智產(SIP)無晶圓IC設計公司智原科技宣布智原已經采用Cadence® VoltageStorm® 功率分析技術進行低功耗簽收,并支持智原的尖端低功耗設計。智原使用VoltageStorm的靜態和動態功率分析檢驗其高級低功耗設計技術,包括功率門控、去耦合電容優化和多電源多電壓(MSMV)規劃。   智原有一套現成的功率分析解決方案,目前已經成功發展到90納米級別。不過由于意識到了65納米及以下級別低功耗簽收帶來的新技術挑戰,智原對目前市
  • 關鍵字: 嵌入式系統  單片機  Cadence  IC  ASIC  MCU和嵌入式微處理器  

FPGA與DDR3 SDRAM的接口設計

  •     DDR3 SDRAM內存的總線速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz),1.5V的低功耗工作電壓,采用90nm制程達到2Gbits的高密度。這個架構毫無疑問更快、更大,每比特的功耗也更低,但是如何實現FPGA和DDR3 SDRAM DIMM條的接口設計呢?   關鍵字:均衡(leveling)   如果FPGA&nbs
  • 關鍵字: FPGA  DDR3  SDRAM  接口  模擬IC  電源  

基于MAX+plusⅡ開發平臺的EDA設計方法

  •     MAX + plus Ⅱ是美國Altera 公司的一種EDA 軟件,用于開發CPLD 和FPGA 進行數字系統的設計。用圖形輸入方式和文本輸入方式設計了一模60計數器,介紹了數字系統設計的一般方法和過程,揭示了其在數字系統中的重要作用。        EDA ( Elect ronic Design 
  • 關鍵字: MAX+plusⅡ  開發平臺  EDA  CPLD  FPGA  EDA  IC設計  

32位單精度浮點乘法器的FPGA實現

  • 本文使用Altera Quartus II 4.1仿真軟件, 采用的器件是EPF10K100EQ 240 -1, 對乘法器進行了波形仿真, 并采用0.5CMOS工藝進行邏輯綜合。
  • 關鍵字: FPGA  精度  浮點  乘法器    

GiDEL在最新的開發系統中采用Altera的Stratix FPGA系列

  •   Altera宣布,GiDEL的新一代PROC算法加速板和PROCxM原型開發系統的PC_X8 PCI Express (PCIe)適配器采用了Stratix® II、Stratix II GX和Stratix III FPGA。高性能Altera® Stratix FPGA使GiDEL能夠在新的PCIe應用和設計人員開發系統中集成更多的功能,提升系統性能。   GiDEL的PROCStar III開發系統   面向基于PCIe的嵌入式處理應用,GiDEL的PROCStar III開
  • 關鍵字: 嵌入式系統  單片機  Altera  PROC  FPGA  MCU和嵌入式微處理器  

賽靈思65nm產品摘取中國電子業界創新大獎

  •   賽靈思公司(Xilinx, Inc. )日前宣布其創新的65nm技術獲得了中國電子行業權威專家及電子設計社群的一致認可, 其業界唯一投入量產的65nmFPGA產品系列中的Virtex-5 LXT榮膺IDG集團下屬權威電子雜志《電子設計技術》(EDN China)頒發的數字IC與可編程器件類2007年度“最佳產品獎”, 該獎項是EDN China年度創新獎的最高榮譽。 2007年11月9日,EDN China雜志社在深圳舉辦的創新大會上授予了賽靈思公司該獎項。   2007年度EDN China創新獎
  • 關鍵字: 嵌入式系統  單片機  賽靈思  FPGA  IC  MCU和嵌入式微處理器  

使用ISE設計工具優化FPGA的功耗

  •   自從Xilinx公司推出FPGA二十多年來,研發工作大大提高了FPGA的速度和面積效率,縮小了FPGA與ASIC之間的差距,使FPGA成為實現數字電路的優選平臺。今天,功耗日益成為FPGA供應商及其客戶關注的問題。   降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開移動電子設備等新興市場之門的關鍵。   Xilinx在提供低功耗FPGA解決方案方面較有經驗。本文說明如何應用計算機輔助設計(CAD)技術,如Xilinx ISE(集成軟件環境)9.2i版本軟件使功能有效降低。   CM
  • 關鍵字: 嵌入式系統  單片機  0710_A  雜志_技術長廊  ISE  FPGA  MCU和嵌入式微處理器  

基于FPGA的數字視頻轉換接口的設計與實現

  •   引言   本文從實際應用的角度出發,采用FPGA作為主控芯片,設計了一款數字視頻接口轉換設備,該設備針對于MT9M111這款數字圖像傳感器產生的ITU-R BT.656格式數據進行采集、色彩空間變換、分辨率轉換等操作,完成了從ITU-R BT.656格式數據到DVI格式數據的轉換,使得MT9M111數字圖像傳感器的BT656數據格式圖像能夠以1280
  • 關鍵字: 嵌入式系統  單片機  0710_A  雜志_高校園地  FPGA  數字視頻  MCU和嵌入式微處理器  

處理器存儲器子系統中的SoC功耗優化設計

  •   在新的系統級芯片(SoC)設計中,尤其是對便攜式設備而言,對整個系統功耗的優化正變得與性能和面積優化同樣重要。有些EDA工具具有門控時鐘、降壓、降頻和減少漏電電流等功能,有些芯片制造商能夠提供低功耗庫和工藝,所有這些工藝都非常費時;在最好情況下能夠提供兩倍的性能提升,因為這些提升是在設計周期的后端進行的。   功耗優化的最佳時間是在設計周期的一開始進行,即在確定體系結構的系統級進行優化。確定系統級體系結構對功耗影響非常大,如局部存儲器和高速緩存的數量和容量。在設計周期的一開始進行優化可以減少功耗十倍
  • 關鍵字: 嵌入式系統  單片機  存儲器  SoC  SoC  ASIC  

基于FPGA設計安全的汽車通信網絡

  •    汽車工業正在經歷一場無線技術革命,但安全威脅不解決,則可能削弱這塊新興的市場。由于高速網絡連接正設法進入汽車領域,設計師面臨新通信標準實施的挑戰。許多已經習慣于漫長開發周期的設計師, 現在則在為迅速給新型車輛配備用戶需求的電子設備而進行競爭。     為調整上市時間并駕馭出現的多個標準,設計師正轉向采用FPGA(現場可編程門陣列)。遺憾的是,由于汽車工業匆忙采用下一代基于fpga的汽車遠程信息系統,幾乎沒有設計師能夠充分明白他們選
  • 關鍵字: FPGA  汽車電子  通信  汽車網絡系統  
共6865條 421/458 |‹ « 419 420 421 422 423 424 425 426 427 428 » ›|
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473