- 時延估計是雷達、聲納等領域經常遇到的一個問題，提出了利用相關計算法實現時延估計，并通過互譜插值提高估計精度。結合FPGA器件特性，運用VHDL語言編程，實現了整個相關算法。利用QuartusⅡ和Mat
- 關鍵字：
時延估計 估計精度 FPGA 內插
- 時鐘脈沖計數器的輸出經過3 線—8 線譯碼器譯碼其輸出信號接到八位數碼管的陰極Vss0、Vss1、Vss2、Vss3、Vss4、Vss5、Vss6、Vss7 端。要顯示的數據信息Ａ～Ｈ中哪一個，通過八選一數據選擇器的地址碼來選擇，選擇出的數據信息經七段譯碼器譯碼接數碼管的a～g 管腳。這樣八個數碼管就可以輪流顯示八個數字，如果時鐘脈沖頻率合適，可實現八個數碼管同時被點亮的視覺效果。
- 關鍵字：
八位數碼管 共陰極 CPLD
- 傳統的數字電壓表多以單片機為控制核心，采用CPLD進行產品開發，可以靈活地進行模塊配置，大大縮短了開發周期，也有利于數字電壓表向小型化、集成化的方向發展。
- 關鍵字：
電壓表 控制核心 CPLD
- SPI 接口應用十分廣泛，在很多情況下，人們會用軟件模擬的方法來產生SPI 時序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術的發展，人們往往需要自己設計簡單的SPI 發送模塊。本文介紹一種基于FPGA 的將并行數據以SPI 串行方式自動發送出去的方法。
- 關鍵字：
SPI VHDL FPGA
- 面對似乎層出不窮的新 I/O 標準，目前嵌入式系統設計人員繼續依靠 FPGA 來部署系統日益重要的外部 I/O 接口.
- 關鍵字：
IO標準 可配置 FPGA
- 本節旨在設計實現了FPGA通過FX2 USB 2.0接口芯片與PC機進行高速數據通信，分為讀數據、寫數據和讀寫數據3部分內容。幫助讀者進一步了解USB接口芯片的工作原理和設計方法。
- 關鍵字：
USB2.0 FX2 FPGA 高速數據傳輸
- 本節旨在通過分析UART控制器，設計實現了FPGA通過RS-232C接口與PC機的通信。設計過程中用Modelsim對UART控制器進行仿真，幫助讀者進一步了解UART協議的具體時序。
- 關鍵字：
RS-232C接口 UART FPGA BlockRAM
- A/D、D/A轉換器是FPGA系統設計中的常用器件，經常用來實現模擬信號和數字信號的相互轉換。根據應用場合的不同，A/D、D/A轉換芯片的性能指標參數差別比較大，因此接口格式也無法統一。
- 關鍵字：
轉換器接口 外同步模式 FPGA 內同步模式 環形緩存區
- 本白皮書討論用于實現基于ARM 的嵌入式系統的Altera 可編程芯片系統(SoC)方法。對于面臨產品及時面市、成本、性能、設計重用和產品長壽命等苛刻要求的嵌入式系統開發人員而言，單芯片方案是非常有價值的方法。
- 關鍵字：
硬核處理器 嵌入式系統 FPGA
- 文所要設計的是一種脫機型儀表硬件平臺。平臺應可以滿足一般的數據采集的實時性要求，可以靈活的適用于多種不同的應用場合，可實現多種類型信號的采集和處理，結構小巧緊湊，便于現場處理，還能與PC機或其他設備進行通信和交換數據。對此，我們構建了基于DSP和CPLD技術的硬件平臺。
- 關鍵字：
圖像采集 儀表硬件平臺 CPLD
- 傳統的完全由單片機控制的音頻信號分析儀由于實時性差、穩定性不好等缺點而無法得到廣泛應用。本文設計的基于FFT方法的音頻信號分析儀，通過快速傅里葉變換（FFT）把被測的音頻信號由時域信號轉換為頻域信號，將其分解成分立的頻率分量，利用FPGA（EP2C8Q208C8N）實現FFT算法，由凌陽單片機SPCE061A控制分析結果的顯示等人機交互接口功能。
- 關鍵字：
FFT算法 音頻信號分析儀 FPGA
cpld／fpga介紹
您好，目前還沒有人創建詞條cpld／fpga!
歡迎您創建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
