久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

2014首屆清華大學TI杯汽車電子創新大賽圓滿落幕

  •   日前,首屆“TI杯”汽車電子創新大賽決賽于10月18日在清華大學舉行。此次大賽由清華大學汽車工程系協同全球領先的模擬與嵌入式處理領導廠商德州儀器(TI)共同舉辦。從2014年4月發布大賽信息時至評選結果出爐,歷時半年時間。經過清華大學汽車工程系教授和德州儀器資深工程師組成的專業評委團隊的遴選,最終由該校王翔宇同學帶領團隊憑借其提交的“分布式驅動小車的安全性設計”摘得桂冠,獲得了本次大賽的一等獎。清華大學汽車工程系的教授李建秋、高大威、楊福源、馬春生、張云
  • 關鍵字: TI  MCU  DSP  

高云發布FPGA產品-朝云系列

  •   廣東高云半導體科技股份有限公司(以下簡稱“高云半導體”)今日宣布推出擁有完全自主知識產權的現場可編程門陣列(FPGA)朝云™產品系列。可廣泛用于通信網絡、工業控制、工業視頻、服務器、消費電子等領域,幫助用戶降低開發風險,迅速克服產品上市時間帶來的挑戰。   朝云™產品系列在目前FPGA市場上處于中密度范圍,邏輯單元從18K LUT到100K LUT。其中有兩個家族產品,分別為GW2A和GW3S。前者采用臺積電(TSMC)的55nm工藝,后者采用臺積電的
  • 關鍵字: 高云  FPGA  GW2A  

國產FPGA的“新聲”——高云半導體FPGA系列產品面世

  •   2014年10月29日 上海IC-China訊,廣東高云半導體科技股份有限公司(簡稱高云半導體)今日召開新產品發布會,宣布推出擁有我國完全自主知識產權的三大產品計劃:    現場可編程門陣列(FPGA)朝云™產品系列;    現場可編程門陣列(FPGA)云源™設計軟件;    基于現場可編程門陣列(FPGA)的IP軟核平臺—星核計劃。    擁有完全自主知識產權的現場可編程門陣列(FPGA)朝云™產品系列。   
  • 關鍵字: FPGA  高云  朝云  

基于FPGA的機載顯示系統架構設計與優化

  •   隨著航空電子技術的不斷發展,現代機載視頻圖形顯示系統對于實時性等性能的要求日益提高。常見的系統架構主要分為三種:   (1)基于GSP+VRAM+ASIC的架構,優點是圖形ASIC能夠有效提高圖形顯示質量和速度,缺點是國內復雜ASIC設計成本極高以及工藝還不成熟。   (2)基于DSP+FPGA的架構,優點是,充分發揮DSP對算法分析處理和FPGA對數據流并行執行的獨特優勢,提高圖形處理的性能;缺點是,上層CPU端將OpenGL繪圖函數封裝后發給DSP,DSP拆分后再調用FPGA,系統的集成度不高
  • 關鍵字: FPGA  DSP  ASIC  

Sckipio 獲得CEVA-XC通信DSP內核授權許可

  •   CEVA公司宣布,Sckipio Technologies公司已經獲得授權許可,在全球首個G.fast調制解調器芯片組中使用CEVA-XC DSP內核。CEVA DSP內核具有卓越性能,為Sckipio的G.fast調制解調器提供了在現有銅軸電纜方案上實現1Gbps寬帶接入的處理能力。   全新G.fast超寬帶標準要求使用高性能矢量技術來達到巨大的用戶吞吐量。Sckipio通過充分利用CEVA-XC DSP內核和數項獨特的CEVA-XC DSP機制,達到有史以來最高的矢量性能—&mda
  • 關鍵字: VA-XC  DSP  

高云半導體FPGA系列面世 為國產FPGA注入活力

  •   廣東高云半導體科技股份有限公司(簡稱高云半導體)在IC-China上召開新產品發布會,宣布推出擁有我國完全自主知識產權的現場可編程門陣列(FPGA)朝云?產品系列、現場可編程門陣列(FPGA)云源?設計軟件、基于現場可編程門陣列(FPGA)的IP軟核平臺——“星核計劃”三大產品。   三大系列產品詳細情況如下:   1.擁有完全自主知識產權的現場可編程門陣列(FPGA)朝云?產品系列   朝云?產品系
  • 關鍵字: 高云  FPGA  

新思科技Synopsys與高云半導體就FPGA設計軟件簽署多年OEM協議

  •   為加速芯片和電子系統創新而提供軟件、知識產權(IP)及服務的全球性領先供應商新思科技公司日前宣布:已與廣東高云半導體科技股份有限公司(Gowin Semiconductor)就Synopsys SynplifyPro FPGA綜合工具簽署一項多年OEM協議。該協議將使高云的客戶能夠改善邏輯綜合運行時間,并為GowinGW2A/3S FPGA系列實現更高質量的時序、面積及功耗設計。高云半導體已與Synopsys合作把Synplify Pro集成到用于其GW2A/3S FPGA系列的GOWINTM設計套件
  • 關鍵字: Synopsys  FPGA  DSP  

FPGA研發之道(13)-設計不是湊波形(三)RAM

  •   在FPGA內部資源中,RAM是較為常用的一種資源。   通常實例化RAM中,一種使用為BLOCK RAM 也就是塊RAM 。另外資源可以通過寄存器搭,也就是分布式RAM。前者一般用于提供較大的存儲空間,后者則提供小的存儲空間。   在實際應用過程中,一般使用的包括,單端口、雙端口RAM,ROM等形式等不同的形式。 實際應用中FIFO也是利用RAM和邏輯一起實現的。   對于一塊RAM中,其能夠例化的深度是有限的。例如cyclone4的RAM9k中可以例化的資源如下所示:    ?
  • 關鍵字: FPGA  RAM  ROM  

FPGA研發之道(12)-設計不是湊波形(二)FIFO(下)

  •   FIFO在FPGA設計中除了上篇所介紹的功能之外, 還有以下作為以下功能使用:   (1) 內存申請   在軟件設計中,使用malloc()和free()等函數可以用于內存的申請和釋放。特別是在有操作系統的環境下,可以保證系統的內存空間被動態的分配和使用,非常的方便。如果在FPGA內部實現此動態的內存分配和申請,相對來說較為復雜,例如某些需要外部數據存儲且需動態改變的應用需求下,需要對FPGA外部DDR(或SRAM等)的存儲空間,進行動態的分配和釋放。通過使用FIFO作為內存分配器,雖然比不上軟件
  • 關鍵字: FPGA  FIFO  SRAM  

FPGA研發之道(11)-設計不是湊波形(一)FIFO(上)

  •   FIFO是FPGA內部一種常用的資源,可以通過FPGA廠家的的IP生成工具生成相應的FIFO。FIFO可分為同步FIFO和異步FIFO,其區別主要是,讀寫的時鐘是否為同一時鐘,如使用一個時鐘則為同步FIFO,讀寫時鐘分開則為異步FIFO。一般來說,較大的FIFO可以選擇使用內部BLOCK RAM資源,而小的FIFO可以使用寄存器資源例化使用。   一般來說,FIFO的主要信號包括:   實際使用中,可編程滿的信號(XILINX 的FIFO)較為常用,ALTERA的FIFO中,可以通過寫深度(即寫入
  • 關鍵字: FPGA  FIFO  RAM  

解析FPGA低功耗設計

  •   在項目設計初期,基于硬件電源模塊的設計考慮,對FPGA設計中的功耗估計是必不可少的。筆者經歷過一個項目,整個系統的功耗達到了100w,而單片FPGA的功耗估計得到為20w左右,有點過高了,功耗過高則會造成發熱量增大,溫度高最常見的問題就是系統重啟,另外對FPGA內部的時序也不利,導致可靠性下降。其它硬件電路的功耗是固定的,只有FPGA的功耗有優化的余地,因此硬件團隊則極力要求筆者所在的FPGA團隊盡量多做些低功耗設計。筆者項目經歷尚淺,還是第一次正視功耗這碼事兒,由于項目時間比較緊,而且xilinx方
  • 關鍵字: FPGA  低功耗  RTL  

基于FPGA的報文數據分析模塊的設計

  •   摘要:網絡報文數據的記錄和分析在智能化變電站中尤為重要,通過對整個通信過程的記錄可以為事故分析及運行維護提供依據。本文提出了一種基于FPGA技術、結合相關通信協議的報文數據分析系統的設計方案,實現了報文數據分析系統的各功能子模塊,通過仿真運行驗證了系統良好的處理能力。   引言   隨著計算機技術、通信技術及網絡技術的迅速發展,基于這三種核心技術的自動化智能裝置在電網控制中的作用越來越突出。其中以交換式以太網和光纖光纜實現的網絡通信系統已經逐漸成為變電站的重要單元。   如何記錄、分析某個智能單
  • 關鍵字: FPGA  以太網  IEC61850  PHY  CPU  MAC  201411  

基于DaVinci?平臺的網絡視頻解碼系統分析與設計

  •   摘要:隨著視頻壓縮技術的不斷發展,單路1080p@60Hz分辨率的視頻可以壓縮到幾兆進行傳輸,一個百兆網口可以傳輸多達10多路的IP視頻信號。目前的服務器單純依靠CPU進行軟解碼已經顯得非常吃力[1];匹配高性能的服務器或者配置多臺服務器卻有存在高成本的壓力。針對這些現狀,本文設計了一個基于TI的DaVinci?平臺的網絡視頻解碼系統。驗證結果顯示,采樣該網絡視頻解碼系統,可以使得單臺服務器增加上百路的IP視頻解碼,同時不影響服務器的其它性能,性能可靠且成本有很大優勢。   1 TI 8
  • 關鍵字: DaVinci  IP視頻  CPU  Linux  FPGA  201411  

基于LVDS的高速圖像數據存儲器的設計與實現

  •   采集數據的有效傳輸和存儲轉發技術的發展保證了數字圖像在現實中廣泛應用。如今,從多媒體通信領域的遠程教育、圖像監視到醫學上的遠程會診,都和數據的有效傳輸及存儲轉發技術息息相關。在國防工業領域,圖像數據的采集存儲和連續有效轉發也起著巨大的作用,航空遙感圖像和衛星遙感圖像的處理加工,電視制導中數據視頻圖像的傳輸,都離不開圖像傳輸存儲技術。本文設計的基于Flash的高速大容量固態數據存儲器,采用了基于LVDS的數據傳輸方式傳輸兩路高速圖像數據,實現圖像數據的高速實時存儲。不僅具有處理速度快、設計靈活性高等特點
  • 關鍵字: LVDS  數據存儲器  FPGA  

多聲源情境下的三維定位與分離系統的設計實現

  •   項目背景及可行性分析   項目名稱、項目的主要內容及目前的進展情況   項目主要內容:聲音分離的研究在聲音通信、聲學目標檢測等方面都有著重要的理論和實用價值;聲源分離技術在機器聽覺、安保監控、軍事等領域具有特別的應用。目前,嘈雜背景下,單聲源定位與增強,已有所應用;但多聲源情景下的定位與分離,由于算法和硬件復雜,還很少走向應用。本項目通過構建麥克風陣列信號采集硬件,實現FPGA聲音分離算法,以完成兩個或兩個以上聲源的三維定位和分離,利用FPGA的并行性,以達到實時性的目標。項目難點在于,制作信號采
  • 關鍵字: FPGA  NE5532  AD73360  
共9970條 174/665 |‹ « 172 173 174 175 176 177 178 179 180 181 » ›|
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473