久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

基于Matlab和FPGA的FIR數字濾波器設計及實現

  • 摘要:基于FIR數字濾波器的原理和層次化、模塊化設計思想,結合Altera公司的CycloneII系列FPGA芯片,提出了FIR數字濾波器的實現硬件方案,給出了采用Matlab、QuartusⅡ設計及實現32階低通FIR濾波器的方法步驟,仿真及
  • 關鍵字: Matlab  FPGA  FIR  數字    

CANopen協議在現場總線網絡中的應用

  • 1 引 言 基于現場總線的網絡技術研究是自動控制領域發展的一個熱點。在各種各樣的工業現場總線中, CAN 總線以其成本低、速度快、實時性和可靠性較高等特點被快速應用于汽車電子、醫療、軍事等領域。但是, CAN 總
  • 關鍵字: 網絡  應用  總線  現場  協議  CANopen  CANopen協議  現場總線網絡  對象字典  DSP  

2009年3月30日,Altera在天津大學成立國內第60所EDA/SOPC聯合實驗室

  •   Altera公司今天宣布,Altera公司于2009年3月10日在天津大學成立EDA/SOPC聯合實驗室。這是Altera自2004年3月在中國電子科技大學成立首個EDA/SOPC聯合實驗室以來的國內第60所聯合實驗室和培訓中心。該實驗室將為數字邏輯電路、硬件描述語言、微機原理、電視原理、現代數字系統設計等本科或研究生課程的實驗教學以及電子類課程設計提供支持,Altera®公司的FPGA開發環境將成為貫穿天津大學電子工程類專業本科和研究生教育階段的實驗平臺。   作為全球領先的可編程邏輯器件
  • 關鍵字: Altera  FPGA  SOPC  

基于FPGA的高速圖像采集系統設計

  • 在高速圖像采集系統中,CPU時鐘資源、I/O端口資源、傳輸單元等都成為系統的瓶頸。本系統采用FPGA+RAM+USB的設計:FPGA硬件采樣模塊,有效降低采樣時延和CPU時鐘資源;獨特的RAM時序控制與讀寫控制分離設計,增加了模塊之間的獨立性,降低了控制的復雜度;USB設計在實現高速率數據傳輸的同時又具有低成本、易安裝等優點。
  • 關鍵字: FPGA  高速圖像采集  系統設計    

Tensilica HiFi 2音頻DSP支持DRM解碼器

  • 2009年3月27日,Tensilica今日宣布,即將推出基于HiFi2音頻DSP的DRM解碼器,設計人員可以很方便地集成HiFi2引擎...
  • 關鍵字: Tensilica  HiFi  2  DSP  DRM解碼器  

C5402 DSP自舉引導方法的分析與研究

  • 在DSP領域,TI公司(德州儀器公司)一直處于世界霸主地位,它生產的TMS320系列DSP芯片以其獨特的哈佛結構、硬件密集型方案和靈活的指令系統成為數字信號處理器產業中的領先者[1]。其C5000系列DSP芯片具有功耗小、高度并
  • 關鍵字: 分析  研究  方法  引導  DSP  C5402  DSP  自舉引導  并行引導  

基于DSP Builder的正弦信號源優化設計及其FPGA實現

  • 實現信號源常用的方法是頻率合成法,其中直接數字頻率合成法是繼直接頻率合成法和間接頻率合成法之后,隨著電子技術迅速發展的第三代頻率合成技術。DDS是一種全數字技術,它從相位概念出發直接合成所需頻率,它具有頻
  • 關鍵字: Builder  FPGA  DSP  正弦    

具有自適應通信能力的無線傳感網節點設計

  • 無線傳感器網絡(WSN)是由大量無處不在的、具有通信與計算能力的微小傳感器節點密集布設在無人值守的監控區域而構成的能夠根據環境自主完成指定任務的智能自治測控網絡系統,可廣泛應用于航天、航空、國防、電力、能源
  • 關鍵字: 傳感  節點  設計  無線  能力  適應  通信  具有  無線傳感網  自適應通信  DSP  

DSP與ISA總線PnP卡的接口技術研究

  • DSP與ISA總線PnP卡的接口技術研究,為解決多個總線設備共享系統總線時所帶來的系統底層資源的分配和再分配問題,Microsoft公司在1993年以后相繼公布了即插即用PnP(Plug-and-Play)規范,包括的總線類型有ISA、EISA、PCMCIA、PCI、VESA及SCSI等。PnP技術提
  • 關鍵字: 技術  研究  接口  PnP  ISA  總線  DSP  ISA總線  即插即用(PnP)  DSP芯片  識別  配置  

基于DSP的DMA控制技術

  • 基于DSP的DMA控制技術,TMS320C2XX是美國TI公司推出的一種低價格、高性能的16位定點運算數字信號處理器(DSP),它的性價比極高,目前已成為高檔單片機的理想替代品,在通信、語音處理、軍事、儀器儀表、圖像處理等領域得到了廣泛的應用。在以TM
  • 關鍵字: 技術  控制  DMA  DSP  基于  DMA DSP HOLD操作  

飛機剎車模糊神經網絡DSP嵌入式控制系統

液晶顯示器邊框精密檢測系統的實現

  • 液晶顯示器邊框精密檢測系統的實現,液晶顯示器現在已實現了大規模生產,其外部框架要求和液晶面板達到無縫結合,為了達到工業標準,需要對批量生產的顯示器邊框的制作精度進行檢測。其檢測過程為用固定位置的12個傳感器對顯示器邊框上不同的12個點進行
  • 關鍵字: 實現  檢測系統  精密  邊框  液晶顯示  顯示器邊框檢測系統  接觸式測距  DSP  CAN  

基于ARM和FPGA的聲納波形產生系統設

  • 基于ARM和FPGA的聲納波形產生系統設,1、引言  最佳聲納系統的設計需要從聲納波形、聲納信道和聲納接收機三方面進行綜合考慮[1]。在聲納信道一定的假設下,需要設計最佳聲納波形和最佳接收機,使聲納系統能在給定的聲納環境中對目標有最佳的檢測效果。
  • 關鍵字: 產生  系統  波形  聲納  ARM  FPGA  基于  ARM  FPGA  聲納波形產生系統  DDS  軟件  

USB OTG的IP Core設計與FPGA驗證

  • 為了實現USB設備之間的直接通信,介紹一款USB 0TG IP核的設計與FPGA驗證。在分析OTG補充規范的基礎上,重點描述了USB OTG IP核的設計原理、模塊劃分以及每個模塊的功能,然后對USBOTG的部分特性進行詳細的闡述,最后給出該IP核在ModelSim中的功能仿真及FPGA驗證結果。結果表明,該IP核具備主機功能和設備功能,可作為一個獨立的IP模塊應用到SoC系統中。
  • 關鍵字: FPGA  驗證  設計  Core  OTG  IP  USB  

CEVA-TeakLite-III擁有同類處理器中最高的面積及能源效率

  •   全球領先的知識產權 (IP) 平臺解決方案和數字信號處理器 (DSP) 內核的領先授權廠商CEVA公司宣布,Berkeley Design Technology, Inc. (BDTI) 已經公布對32位 CEVA-TeakLite-III DSP進行之BDTI DSP Kernel Benchmarks? 認證測試所得的結果。BDTI 采用這個基準工具套件進行認證,結果表明CEVA-TeakLite-II達到同類處理器中最高的DSP面積效率和能源效率。此外,CEVA-TeakLite-I
  • 關鍵字: CEVA  DSP  TeakLite  
共9970條 525/665 |‹ « 523 524 525 526 527 528 529 530 531 532 » ›|
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473