全球領(lǐng)先的硅產(chǎn)品知識產(chǎn)權(quán) (SIP) 平臺解決方案和數(shù)字信號處理器 (DSP) 內(nèi)核授權(quán)廠商CEVA公司宣布,推出經(jīng)充分優(yōu)化的HSPA+軟件程序庫,適用于CEVA-XC DSP。在CEVA-XC軟件定義無線電 (SDR) 參考架構(gòu)中增加新的程序庫,能夠?qū)嵤┗谲浖亩嗄SPA/HSPA+/LTE/LTE-A解決方案。對HSPA和HSPA+的支持是為移動應用提供強制性3G后向兼容所必要的。
關(guān)鍵字:
CEVA DSP HSPA
摘要 基于Flash存儲器的Hamming編碼原理,在Altera QuartusⅡ7.0開發(fā)環(huán)境下,實現(xiàn)ECC校驗功能。測試結(jié)果表明,該程序可實現(xiàn)每256 Byte數(shù)據(jù)生成3 Byte的ECC校驗數(shù)據(jù),能夠檢測出1 bit錯誤和2 bit錯誤,對于1 bit錯誤
關(guān)鍵字:
Flash FPGA NAND ECC
雙DSP系統(tǒng)串口擴展,在研制無線分組網(wǎng)絡路由控制器時,采用了雙DSP結(jié)構(gòu)進行數(shù)據(jù)處理,另外還需擴展8個串口,很顯然這是DSP本身所無法解決的,故必須進行串口擴展。 常用串口擴展方法: 從本質(zhì)上講,所有的串口擴展接口電路都是以并行數(shù)
關(guān)鍵字:
擴展 串口 系統(tǒng) DSP
隨著半導體工藝技術(shù)的迅猛發(fā)展,現(xiàn)場可編程邏輯器件FPGA的集成度迅速提高,已達到百萬門量級,與此同時,F(xiàn)PGA中的邏 ...
關(guān)鍵字:
ARM FPGA 加載配置
DSP芯片加工及選型參數(shù),DSP芯片也稱數(shù)字信號處理器,是一種特別適合于進行數(shù)字信號處理運算的微處理器具,其主機應用是實時快速地實現(xiàn)各種數(shù)字信號處理算法。根據(jù)數(shù)字信號處理的要求,DSP芯片一般具有如下主要特點: (1)在一個指令周期內(nèi)
關(guān)鍵字:
參數(shù) 選型 加工 芯片 DSP
DSP數(shù)字多功能板的工作原理與實現(xiàn),1 引言 音板(tone)、主叫號碼顯示板、多頻互控收發(fā)器板、雙音頻接收器板等是程控交換機重要的公共設備。這些設備在程控交換機中是一塊塊不同的硬件單板,這些單板都是以專用集成電路(IC)來實現(xiàn)其功能的。但要增加
關(guān)鍵字:
原理 實現(xiàn) 工作 多功能 數(shù)字 DSP
基于DSP的電動助力轉(zhuǎn)向系統(tǒng)的設計,摘要:電動助力轉(zhuǎn)向(EPS)是一種新型的汽車動力轉(zhuǎn)向技術(shù)。設計了一種基于TMS320LF2407A DSP控制的汽車電動助力轉(zhuǎn)向系統(tǒng),介紹了其硬件組成及軟件結(jié)構(gòu),采用PID控制策略對電機電流進行閉環(huán)控制,利用PWM技術(shù)控制電機的
關(guān)鍵字:
轉(zhuǎn)向系統(tǒng) 設計 助力 電動 DSP 基于
摘要:提出一種通過兩個二階節(jié)級聯(lián)構(gòu)成四階IIR數(shù)字橢圓濾波器的設計方法,并利用Matlab仿真軟件設計了通帶內(nèi)波紋不大于0.1 dB,阻帶衰減不小于42 dB的IIR數(shù)字濾波器。論述了一種采用可編程邏輯器件,通過VHDL硬件描
關(guān)鍵字:
Matlab FPGA IIR 數(shù)字濾波器
在現(xiàn)代數(shù)字通信中,對數(shù)據(jù)傳輸容量和傳輸效率的要求越來越高,因此經(jīng)常依據(jù)時分復用[1]的原理通過數(shù)字復接與分...
關(guān)鍵字:
數(shù)字復接技術(shù) FPGA 時分復用
摘要:在FPGA設計中,為了成功地操作,可靠的時鐘是非常關(guān)鍵的。設計不良的時鐘在極限的溫度、電壓下將導致錯誤的行為。在設計PLD/FPGA時通常采用如下四種類型時鐘:全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。
關(guān)鍵字:
FPGA 時鐘設計
1 引 言 在雷達及聲納信號處理系統(tǒng)中,波束形成算法通常采用DSP軟件編程實現(xiàn),控制邏輯電路采用CPLD來完成,這種方法具有軟件編程靈活、功能易于擴展的優(yōu)點,但對于實時性能要求很高的系統(tǒng),如雷達、聲納探測和
關(guān)鍵字:
FPGA 自適應波束 算法
針對高清圖像在中值濾波預處理過程中排序量多、速度慢的特點,提出適合鄰域圖像并行處理機的分塊存儲方法。在流水線結(jié)構(gòu)下,1個時鐘周期可以并行處理32個3×3鄰域的中值濾波運算,實現(xiàn)了高速、實時的1 920×1 080灰度圖像中值濾波器。
關(guān)鍵字:
FPGA 中值濾波 硬件實現(xiàn)
萊迪思半導體公司日前宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的規(guī)范。針對最近PCI – SIG研討會上涉及的1-通道和 4-通道配置,LatticeECP3 FPGA和其PCI Express(PCIe)IP核通過了符合PCI - SIGPCIe 2.0規(guī)范和互操作性的測試,確保萊迪思的解決方案與現(xiàn)有的支持系統(tǒng)的PCIe 2.0具有互操作性。
關(guān)鍵字:
萊迪思 FPGA
1引言近年來,隨著電力電子設備及非線性、沖擊性設備的廣泛應用。在電網(wǎng)中產(chǎn)生的諧波對電網(wǎng)系統(tǒng)造成了嚴...
關(guān)鍵字:
DSP 電力濾波器
引言 對海量數(shù)據(jù)進行實時分析處理,一直是數(shù)據(jù)倉庫、OLTP/OLAP、商業(yè)智能等領(lǐng)域的軟件廠商所普遍關(guān)心的課題。前不久,SAP推出了一款面向?qū)崟r商業(yè)智能領(lǐng)域的高性能分析應用軟件(SAP High-Performance Analytic Ap
關(guān)鍵字:
DSP 內(nèi)存計算 分析 應用前景
dsp+fpga介紹
您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。
創(chuàng)建詞條