- 利用MSGQ模塊簡化復雜DSP的應用, 電信基礎設備、視頻基礎設備以及影像應用等對于帶寬的要求迅速提升,這些系統需要支持具有更高分辨率、更快幀速率以及更出色音質的音視頻流。同時，上述系統還要提高信道密度，降低每信道的功耗。此外，該市場不僅要
- 關鍵字：
DSP 應用 復雜 簡化 MSGQ 模塊 利用
- 當設計的系統需要對數字信號進行處理時，常采用通用 DSP（Digital Signal Process）處理器，這樣的設計方案通用性好，且還有各種較為成熟的 DSP算法可以參考。但是，這類方案通常是雙核設計，即采用通用控制器（MCU）加上通用 DSP處理器實現，在實現系統時開發的復雜程度、難度都較大，也難以滿足定制特殊處理的需要。為了解決這些問題，人們開始尋求新的設計方案，基于通用處理器加上FPGA（大規模可編門陣列）的架構方案逐漸成為主流，在新的方案中通用控制器完成控制和管理功能，專用的數字信號處理和組
- 關鍵字：
FPGA DSP 實踐
- 隨著數字化浪潮的深入，具有混合信號功能的芯片越來越多地出現在人們的生活中。通訊領域的MODEM(如ADSL)，CODEC和飛速發展的手機芯片，視頻處理器領域的MPEG，DVD 芯片，都是具有混合信號功能的芯片，其特點是處理速度高、覆蓋的頻率范圍寬，芯片的升級換代周期日益縮短。這就要求測試系統具有更高的性能和更寬的頻帶范圍，而且需要靈活的架構來應對不斷升級的芯片測試需求，以便有效降低新器件的測試成本。此外，混合信號芯片種類繁多，各種具有混合信號的芯片已經廣泛運用到生產和生活的各個領域，而不同的應用領域，其工
- 關鍵字：
測試系統 設計 信號 混合 DSP 頻帶 基于 數字信號
- “采用SERDES(串行/解串器)技術后只需少量引腳就能獲得很高的帶寬。由于硬件全部承擔了協議棧的處理，RapidIO減少了原來僅用于在系統中傳輸數據的寶貴DSP周期。”Shippen說，“例如，多個飛思卡爾公司的StarCorebase
- 關鍵字：
性能 陣列 DSP 提高 RapidIO RapidIO
- 1．技術趨勢
現代無線通信的主體是移動通信。參照ITU建議M1225，移動通信是在復雜多變的移動環境下工作的，因此必須考慮嚴重的時變和多徑傳播的影響。在現代無線通信系統中，特別是在碼分多址(CDMA)系統中，為了
- 關鍵字：
計算 體系結構 配置 技術 無線電 軟件 DSP FPGA
- Tensilica日前宣布，授權海思半導體Xtensa系列可配置數據處理器(DPU)及ConnX™ DSP(數據信號處理)IP核。海思將在網絡設備芯片的設計中使用Tensilica的DPU和DSP內核。
海思半導體副總裁Teresa He表示：“在選擇Tensilica之前我們對可授權的DSP IP核進行了全面的考察和評估。Tensilica 公司的Xtensa系列DPU在提供世界一流DSP性能的同時又擁有卓越的靈活性和可配置性，給予海思半導體產品很強的差異化能力，帶給我
- 關鍵字：
Tensilica DPU DSP 內核
- 基于SBC+DSP 的嵌入式系統設計與應用,根據嵌入式系統知識，利用其優點，針對星圖識別的特征，設計一種以SBC+DSP為硬件平臺的嵌入式系統，通過試驗驗證，系統能夠滿足星圖識別大數據量、實時響應速度和高可靠性的要求。
- 關鍵字：
設計 應用 系統 嵌入式 SBC DSP 基于 數字信號
- 本文首先簡單的介紹了總線的發展，從而引出一種新型的串行點對點交換結構RapidIO。DSP 在高性能處理系統中的重要性毋庸置疑，但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA，將DSP 的總線橋接到一個RapidIO IP 上，從而實現了DSP與RapidIO 網絡的互聯。
- 關鍵字：
RapidIO 網絡互聯 DSP 實現 FPGA 基于 RapidIO
- 日前，德州儀器 (TI) 宣布推出一款基于 TI 多核數字信號處理器 (DSP) 的新型片上系統 (SoC) 架構，該架構在業界性能最高的 CPU 中同時集成了定點和浮點功能。TI 全新的多內核 SoC 運行頻率高達 1.2GHz，引擎性能高達 256 GMACS 和 128 GFLOPS，與市場中現有的解決方案相比，能夠實現 5 倍的性能提升，從而可為廠商加速無線基站、媒體網關以及視頻基礎架構設備等基礎局端產品的開發提供通用平臺。
知名的技術分析公司 BDTI 在其《InsideDSP》通訊中
- 關鍵字：
TI DSP SoC
- CEVA公司與業界領先的網絡基礎設施應用半導體解決方案供應商Mindspeed Technologies宣布，CEVA用于無線基站應用的經驗證的高性能CEVA-X1641 DSP已獲Mindspeed選用于全新的Transcede 4000無線基帶處理器。Transcede 4000是能夠實現全新級別之高性能、低功耗、軟件可編程設備，應對下一代移動網絡的計算挑戰。
Mindspeed的Transcede 4000器件在功能強大的多核架構中集成了10個CEVA-X1641 DSP，能夠提供下一代移
- 關鍵字：
CEVA DSP 處理器
- Tensilica日前發布第二代基帶引擎ConnX BBE16，用于LTE(長期演進技術)及4G基帶SoC(片上系統)的設計。ConnX BBE16的16路MAC(乘數累加器)架構經過特別優化，以滿足無線DSP(數字信號處理)算法需求，包括：OFDM(正交頻分復用)、FFT(快速傅氏變換)、FIR(有限脈沖響應)、IIR(無限脈沖響應)以及矩陣運算。ConnX BBE16針對芯片面積以及低功耗應用進一步優化，相比原先的ConnX BBE在某些關鍵算法上提供高達三倍的性能。該架構適用于可編程無線手持設備
- 關鍵字：
Tensilica 基帶 DSP
- DSP系統中的EMC和EMI的解決方案, 在任何高速數字電路設計中，處理噪音和電磁干擾(EMI)都是必然的挑戰。處理音視訊和通訊訊號的數字訊號處理(DSP)系統特別容易遭受這些干擾，設計時應該及早厘清潛在的噪音和干擾源，并及早采取措施將這些干擾降到最小
- 關鍵字：
解決方案 EMI EMC 系統 DSP DSP
- 1 引言 20世紀末，全球范圍內興起的信息革命浪潮，為汽車工業的突破性發展提供了千載難逢的機遇，信息技術的廣泛應用是解決汽車帶來的諸如交通擁擠、交通安全、環境污染、能源枯竭等問題的最佳途徑。同時，隨著
- 關鍵字：
FPGA DSP 汽車電子
- Tensilica宣布即將推出基于HiFi 架構的新一代產品HiFi EP音頻DSP，可同時支持家庭娛樂產品中的多聲道編解碼以及持續擴展的音頻前/后處理等應用，如：藍光播放器、數字電視(DTV)以及智能手機。HiFi EP增強了高效率、高質量的語音前、后處理功能，與同類產品相比，HiFiEP最多可以減少40%的功耗及50%的芯片面積。Tensilica將于2010年2月15-18日西班牙巴塞羅那舉行的全球移動大會展出其HiFi EP音頻DSP(數字信號處理)引擎，展位號：7C35。
HiFi 2
- 關鍵字：
Tensilica DSP HiFi
dsp／bios介紹
您好，目前還沒有人創建詞條dsp／bios!
歡迎您創建該詞條，闡述對dsp／bios的理解，并與今后在此搜索dsp／bios的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
