在人手一支照相手機、數碼相機或者DV的年代，每個人都可以都在隨時隨地捕捉和制作畫面。在HDTV日漸盛行的年代，我們希望自己看到的每一幅畫面都絢麗多姿。不過，并非每個人都是攝影大師，我們許多人弄出來的畫面并不那么漂亮。過去，攝影大師都要借助于暗房技術來制作出精美的照片。如今，高水平的攝影愛好者都懂得使用Photoshop這類軟件來美化照片。現在的問題是，如果要對HDTV電視畫面進行美化，有多少Photoshop大師也不夠用啊!
有一位大師，他不僅懂得怎樣讓一幅畫面變得更美，而且發明了一種可以植入芯
關鍵字：
DarbeeVision FPGA IP GPU
Cadence設計系統公司今天發布Cadence Open Integration Platform，該平臺能夠顯著降低SoC開發成本，提高質量并加快生產進度。Cadence Open Integration Platform是支持其新一代應用驅動式開發的EDA360愿景的一個關鍵支柱，包含公司自身及其產業鏈參與者提供的面向集成而優化的IP、全新Cadence Integration Design Environment 以及按需集成服務。Cadence混合信號(模擬與數字)設計、驗證與實現產品與解決
關鍵字：
Cadence SoC EDA
日前，德州儀器 (TI) 宣布推出專用于 DK-LM3S9B96 開發套件的新型 Stellaris FPGA 擴展板，可顯著加速開發低成本安全接入控制系統及其它需要高速外部處理單元接口的應用。這款全新電路板使開發人員能夠輕松評估 Stellaris 微處理器 (MCU) 高靈活性外設接口 (EPI) 的高帶寬機器對機器 (M2M) 并行接口功能。EPI 的 M2M 模式可支持高達 32 位的數據寬度以及高達每秒 150 MB 的數據速率，專用于幫助低成本安全接入控制應用的開發人員將攝像系統或低分辨率
關鍵字：
TI FPGA 開發套件
自適應濾波器的研究是近年來研究的熱門方向，在PFGA中實現高速的自適應濾波器的設計更是一個熱點，在此采用DSP Builder系統建模的方法，在FPGA中實現了歸一化LMS算法，實驗結果表明：用DSPBuilder設計的8階DNLMS算法比用底層的VHDL代碼設計效率更高，靈活性更大，速度更快。同樣比通用的DSP芯片設計的8階NLMS濾波器處理速度快了20多倍。如果將8階NLMS濾波器擴展到512階或者1 024階，可以很好地應用于自適應回聲消除等很多自適應濾波的領域。
關鍵字：
實現 FPGA 濾波器 DNLMS
半導體工藝技術進入深亞微米時代后，基于總線系統芯片SoC(SvstemonChip)的體系結構在物理設計、通信帶...
關鍵字：
FPGA NoC 驗證平臺
數字電壓表是大學物理教學和實驗中的重要儀表，其數字化是指將連續的模擬電壓量轉換成不連續、離散的數字...
關鍵字：
FPGA 數字電壓表 A/D
為數字消費、家庭網絡、無線、通信和商業應用提供業界標準處理器架構與內核的領導廠商美普思科技公司(MIPS Technologies, Inc.,)宣布，全球視覺式(vision-based)防撞系統的先驅和領導廠商 Mobileye 公司已獲得其多線程、多處理 MIPS32 1004K 同步處理系統(CPS)授權。Mobileye 將在其新一代 EyeQ 視覺式 SoC 中采用 1004K CPS，用于駕駛輔助系統。Mobileye 在其現有的 EyeQ2 SoC 中已采用了多線程 MIPS32 34
關鍵字：
MIPS MIPS32 SoC
幾年之前代工廠宣布建新生產線是為了超過它的競爭對手，而不是真正市場需求。
此種不計后果的思維，使得許多代工制造商即便在產業的下降時期也開建生產線，但是近年來代工己經變得越來越保守，因為它們害怕產能過剩。
眼下許多代工廠的表現又好象回復到過去的戰術，開始進入新一輪的投資戰或者武器競賽。這是巴克萊投資公司分析師 CJ Muse在新報告中的描述。
三個廠GlobalFoundries,Samsung及TSMC都準備為了在新一輪上升周期中擴大自已的市場份額, 而開始投資競賽。此種趨勢顯然對于
關鍵字：
GlobalFoundries 32納米 SoC
基于開源思想與SOPC技術，采用32位開源軟核處理器OR1200和開源軟核DDS，在FPGA上實現了頻率、相位可預置并且可調的3路正弦波信號發生器專用芯片的設計。該專用芯片基于OR1200固化專用程序實現，通過UART傳輸控制數據，可同時控制3路正弦波的產生，其頻率范圍為1 Hz~100 MHz，步進頻率為1 Hz，相位范圍為0°~359°。設計方案在DE2-70開發板上進行了實際驗證，證明了設計的正確性和可行性。
關鍵字：
FPGA 多路 正弦波信號 發生器
AES算法中S-box和列混合單元的優化及FPGA技術實現,1 S-box的優化設計
關鍵字：
FPGA 技術 實現 優化 單元 算法 S-box 混合 AES
Virtex-6 FPGA ML605開發評估技術方案,Virtex-6 FPGA適合用有線通信,無線基礎設備和廣播設備等領域.本文介紹了Virtex-6 FPGA主要特性,以及骨干網OTU-4成幀與EFEC框圖, LTE 2x2無線電設計框圖和支持SD/HD/3G-SDI接口的新一代交換框圖, Virtex®-6 FPGA
關鍵字：
技術 方案 評估 開發 FPGA ML605 Virtex-6
日前，德州儀器 (TI) 宣布為其 C64x 系列數字信號處理器 (DSP) 與多內核片上系統 (SoC) 提供 Linux 內核支持，以充分滿足通信與關鍵任務基礎設施、醫療診斷以及高性能測量測試等應用需求。客戶正日漸將開源代碼作為產品的重要組成部分，因此應用開發人員將充分受益于 TI 高性能 DSP 采用 Linux 的優勢，可減少軟件開發，并集中更多的精力在其應用中實現特性與軟件的差異化。
Nash Technologies 的 Olaf Soentgen 指出：“TI 基于 C
關鍵字：
TI DSP SoC C64x
下一代系統提供最高的性能、最高的容量、預測試IP和獨有先進驗證功能
美國加利福尼亞州山景城，2010年5月—— 全球領先的半導體設計、驗證和制造軟件及知識產權（IP）供應商新思科技有限公司（Nasdaq:SNPS）今天宣布推出快速原型系統HAPS™-60系列，這是一種可降低復雜SoC設計和驗證挑戰的綜合解決方案。HAPS-60系列是Confirma™ Rapid Prototyping Platform快速原型平臺的一部分，是一種易于使用和具有高性價比的快
關鍵字：
Synopsys HAPS-60 SoC
fpga soc介紹
您好，目前還沒有人創建詞條fpga soc!
歡迎您創建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473