fpga+dsp 文章最新資訊

基于DSP應(yīng)用于線切割機(jī)床的脈沖電源設(shè)計(jì)(08-100)

　　線切割加工技術(shù)(WEDM)在眾多的工業(yè)生產(chǎn)領(lǐng)域如模具制造業(yè)、汽車制造業(yè)、航空航天制造業(yè)等起到了重要的作用。要制作一臺(tái)省略其次要結(jié)構(gòu)與技術(shù)環(huán)節(jié)的低速走絲電火花線切割機(jī)床樣機(jī)，其中包括兩項(xiàng)關(guān)鍵技術(shù)：1、數(shù)字無(wú)阻脈沖電源模塊，此模塊能完成精加工和精加工;2、間隙電壓檢測(cè)模塊，能保證切割加工過(guò)程高效平穩(wěn)進(jìn)行。國(guó)內(nèi)目前不具備自主知識(shí)產(chǎn)權(quán)的產(chǎn)品主要原因是沒(méi)有掌握間隙伺服控制系統(tǒng)設(shè)計(jì)、數(shù)字脈沖電源系統(tǒng)設(shè)計(jì)兩項(xiàng)關(guān)鍵技術(shù)。研究精密數(shù)控電火花線切割機(jī)床的數(shù)字脈沖電源系統(tǒng)設(shè)計(jì)這個(gè)關(guān)鍵技術(shù)，是為開發(fā)具有自主知識(shí)產(chǎn)權(quán)的精密數(shù)控
關(guān)鍵字：龍凈環(huán)保 DSP 脈沖電源

40nm FPGA搶灘登陸 ASIC尚能飯否

??????? “我們新的管理團(tuán)隊(duì)大部分人來(lái)自ASIC公司。”在Xilinx二十五周年慶典之時(shí)，Xilinx全球副總裁湯立人風(fēng)趣的說(shuō)道，“他們也是因?yàn)榭吹搅薃SIC已達(dá)到局限性，因此決定‘棄暗投明’了。” ????????繼Altera于2008年底發(fā)布了首款基于40-nm技術(shù)的FPG
關(guān)鍵字： FPGA 40nm ASIC

基于DSP的高速數(shù)據(jù)采集與處理系統(tǒng)

基于DSP的高速數(shù)據(jù)采集與處理系統(tǒng),在電子測(cè)量中,常常需要對(duì)高速信號(hào)進(jìn)行采集與處理。例如,在光傳感技術(shù)中,對(duì)光脈沖散射信號(hào)的測(cè)量;在雷達(dá)工程中,對(duì)電磁脈沖信號(hào)的測(cè)量等,就需要對(duì)高速信號(hào)進(jìn)行采集與處理,而且對(duì)此類高速信號(hào)的測(cè)量,往往對(duì)數(shù)據(jù)采集與處
關(guān)鍵字：處理理系數(shù)據(jù)采集高速 DSP 基于 DSP 高速A/D FIFO 異步串行通訊

基于DSP和PCI總線的通信數(shù)據(jù)采集系統(tǒng)

基于DSP和PCI總線的通信數(shù)據(jù)采集系統(tǒng),隨著移動(dòng)通信突飛猛進(jìn)的發(fā)展，移動(dòng)通信的數(shù)據(jù)業(yè)務(wù)量急劇上升，監(jiān)控大容量的移動(dòng)數(shù)據(jù)業(yè)務(wù)成了電信運(yùn)營(yíng)商刻不容緩的需求。而移動(dòng)通信數(shù)據(jù)的傳輸一般都是基于E1鏈路。因此從E1鏈路上采集通信數(shù)據(jù)成了移動(dòng)數(shù)據(jù)業(yè)務(wù)監(jiān)控最
關(guān)鍵字：數(shù)據(jù)采集系統(tǒng) 通信總線 DSP PCI 基于數(shù)字信號(hào)處理器數(shù)據(jù)采集 PCI總線

DSP鏈路口在并行處理系統(tǒng)中的應(yīng)用

隨著數(shù)字信號(hào)處理技術(shù)的快速發(fā)展，數(shù)字信號(hào)處理技術(shù)在多個(gè)領(lǐng)域(如通信、雷達(dá)、聲納等)得到了廣泛應(yīng)用。在很多情況下，由于對(duì)信號(hào)要求實(shí)時(shí)處理并且數(shù)據(jù)量不斷增加，單片DSP芯片已不能滿足要求。AD公司推出的ADSP2106X
關(guān)鍵字：理系應(yīng)用處理并行路口 DSP DSP ADSP2106X 鏈路口

基于DSP的高精度數(shù)字頻率計(jì)的設(shè)計(jì)

隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展，頻率及時(shí)間的測(cè)量以及它們的控制技術(shù)在科學(xué)技術(shù)各領(lǐng)域，特別是在計(jì)量學(xué)、電子技術(shù)、信息科學(xué)、通信、天文和電子儀器等領(lǐng)域占有越來(lái)越重要的地位。從國(guó)際發(fā)展的趨勢(shì)上看，頻率標(biāo)準(zhǔn)的準(zhǔn)確度和穩(wěn)定度提高得非常快，幾乎是每隔6至8年就提高一個(gè)數(shù)量級(jí)。本系統(tǒng)采用DSP的數(shù)值控制方式是目前設(shè)計(jì)控制系統(tǒng)的發(fā)展趨勢(shì)，這種基于DSP的控制系統(tǒng)能夠用軟件實(shí)現(xiàn)復(fù)雜的算法，而不需要復(fù)雜的模擬電路，具有軟硬件模塊化、測(cè)量功能可重組/可選擇的特點(diǎn)。該系統(tǒng)采用TI公司推出的150MHz高速處理能力的高精度定點(diǎn)數(shù)字信號(hào)控制
關(guān)鍵字：頻率設(shè)計(jì) 數(shù)字高精度 DSP 基于驅(qū)動(dòng)器

高可靠FPGA通信系統(tǒng)

1 系統(tǒng)設(shè)計(jì)　　在工業(yè)控制領(lǐng)域，利用ZigBee和傳感器網(wǎng)絡(luò)，使得數(shù)據(jù)的自動(dòng)采集、分析和處理變得更加容易，作為決策輔助系統(tǒng)的重要組成部分，ZigBee無(wú)線傳感器網(wǎng)絡(luò)在無(wú)線數(shù)據(jù)采集及監(jiān)控等領(lǐng)域得到了廣泛應(yīng)用。無(wú)線傳感
關(guān)鍵字： FPGA 通信系統(tǒng)

基于DSP+CPLD的交流電機(jī)調(diào)速系統(tǒng)的應(yīng)用

1 引言生化反應(yīng)池在水處理過(guò)程中非常重要。需要通過(guò)調(diào)整風(fēng)機(jī)的轉(zhuǎn)速控制反應(yīng)池中的DO值。理論上應(yīng)該通過(guò)調(diào)節(jié)電動(dòng)機(jī)的轉(zhuǎn)速來(lái)實(shí)現(xiàn)，但實(shí)際上卻是利用擋板閥門后者放空的方法進(jìn)行調(diào)節(jié)。這種方法極大地浪費(fèi)了電力資源。以
關(guān)鍵字： CPLD DSP 交流電機(jī) 調(diào)速系統(tǒng)

基于FPGA的數(shù)字解擴(kuò)解調(diào)模塊設(shè)計(jì)及實(shí)現(xiàn)

1引言擴(kuò)頻通信系統(tǒng)是將基帶信號(hào)的頻譜擴(kuò)展到很寬的頻帶上，然后進(jìn)行傳輸，通過(guò)增大頻帶寬度來(lái)提高信噪比的一種系統(tǒng)。由于擴(kuò)頻系統(tǒng)具有抗干擾能力強(qiáng)、保密性高、截獲概率低、多址復(fù)用和任意選址等優(yōu)點(diǎn)，在移動(dòng)通信等
關(guān)鍵字： FPGA 數(shù)字解調(diào) 模塊設(shè)計(jì)

用內(nèi)部邏輯分析儀調(diào)試FPGA(08-100)

　　進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí)，F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和FPGA早期使用時(shí)，如果發(fā)現(xiàn)設(shè)計(jì)不能正常工作，工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號(hào)引到引腳，然后用外部的邏輯分析儀捕獲數(shù)據(jù)。然而當(dāng)設(shè)計(jì)的復(fù)雜程度增加時(shí)，這個(gè)方法就不再適合了，其中有幾個(gè)原因。第一是由于FPGA的功能增加了，而器件的引腳數(shù)目卻緩慢地增長(zhǎng)。因此，可用邏輯對(duì)I/O的比率減小了，參見圖1。此外，設(shè)計(jì)很復(fù)雜時(shí)，通常完成設(shè)計(jì)后只有幾個(gè)空余的引腳，或者根本就沒(méi)有空余的引腳能用于調(diào)試。
關(guān)鍵字：萊迪思 FPGA 邏輯分析儀

提升創(chuàng)造力的數(shù)字設(shè)計(jì)工具：FPGA Editor(08-100)

　　工程師在設(shè)計(jì)過(guò)程中，經(jīng)常需要一定的創(chuàng)造力(不妨稱之為數(shù)字管道膠帶)才能夠保證設(shè)計(jì)的順利完成。過(guò)去8年時(shí)間里，我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地完成了許多工作，而他們采用的最主要工具就是FPGA Editor。
關(guān)鍵字：賽靈思 FPGA Editor

克服FPGA I/O引腳分配挑戰(zhàn)(08-100)

　　對(duì)于需要在PCB板上使用大規(guī)模FPGA器件的設(shè)計(jì)人員來(lái)說(shuō)，I/O引腳分配是必須面對(duì)的眾多挑戰(zhàn)之一。由于眾多原因，許多設(shè)計(jì)人員發(fā)表為大型FPGA器件和高級(jí)BGA封裝確定I/O引腳配置或布局方案越來(lái)越困難。但是組合運(yùn)用多種智能I/O規(guī)劃工具，能夠使引腳分配過(guò)程變得更輕松。
關(guān)鍵字： Xilinx FPGA I/O引腳

用FPGA實(shí)現(xiàn)FIR濾波器(08-100)

　　你接到要求用FPGA實(shí)現(xiàn)FIR濾波器的任務(wù)時(shí)，也許會(huì)想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識(shí)，但是下一步該做什么呢?哪些參數(shù)是重要的?做這個(gè)設(shè)計(jì)的最佳方法是什么?還有這個(gè)設(shè)計(jì)應(yīng)該怎樣在FPGA中實(shí)現(xiàn)?現(xiàn)在有大量的低成本IP核和工具來(lái)幫助你進(jìn)行設(shè)計(jì)，因?yàn)镕IR是用FPGA實(shí)現(xiàn)的最普通的功能。
關(guān)鍵字：萊迪思 FPGA FIR濾波器

為FPGA軟處理器選擇操作系統(tǒng)(08-100)

　　操作系統(tǒng)能夠提高可移植性，并提供多種經(jīng)過(guò)測(cè)試的抽象層，服務(wù)層和應(yīng)用模塊層以供選擇，從而加快產(chǎn)品上市時(shí)間并減少應(yīng)用程序出錯(cuò)的可能性。然而，選擇一個(gè)嵌入式操作系統(tǒng)( OS )從來(lái)就不是一個(gè)簡(jiǎn)單的過(guò)程，因?yàn)榧汕度胧杰浖姆绞竭x擇余地很大，你可以完全都由自己來(lái)編寫，或通過(guò)商業(yè)定制專門實(shí)時(shí)操作系統(tǒng)，也可以直接購(gòu)買通用操作系統(tǒng)不作任何修改，現(xiàn)成的通用操作系統(tǒng)。FPGA性能的提高和軟處理器核的出現(xiàn)，直接導(dǎo)致了可編程邏輯SoC解決方案的產(chǎn)生，隨著這一變化，關(guān)于選擇標(biāo)準(zhǔn)，設(shè)計(jì)方案以及折中考慮等傳統(tǒng)經(jīng)驗(yàn)也需要與時(shí)俱進(jìn)以
關(guān)鍵字：萊迪思 FPGA 操作系統(tǒng)