fpga+dsp 文章 最新資訊
基于DSP的MP3解碼系統(tǒng)設(shè)計
- 基于DSP實(shí)現(xiàn)MP3解碼系統(tǒng)的設(shè)計,采用高性能的立體聲音頻Codec芯片TLV320AIC23作為音頻信號數(shù)模轉(zhuǎn)換,DSP的兩個McBSP與其連接,分別作為配置接口和音頻數(shù)字接口,配置接口設(shè)置為SPI模式。USB與DSP接口實(shí)現(xiàn)MP3數(shù)據(jù)流與PC機(jī)之間的上傳與下載,存取MP3文件方便,存儲MP3文件的媒介選取大容量的存儲設(shè)備CF卡,系統(tǒng)選用可編程邏輯器件CPLD控制USB及CF卡的讀寫和片選。實(shí)驗(yàn)證明該系統(tǒng)可以高質(zhì)量完成MP3解碼、播放。
- 關(guān)鍵字： 系統(tǒng) 設(shè)計 解碼 MP3 DSP 基于
Altera Stratix III FPGA的LVDS I/O支持SGMII
- Altera公司今天宣布，Stratix® III FPGA在其LVDS I/O上支持串行千兆位介質(zhì)無關(guān)接口(SGMII)。Stratix III LVDS I/O的接口速率達(dá)到1.25 Gbps，滿足SGMII嚴(yán)格的抖動性能要求，支持不含收發(fā)器的三速以太網(wǎng)(10/100/1000 Mbps)接口。Stratix III FPGA是業(yè)界首款在LVDS引腳上支持千兆以太網(wǎng)SGMII的可編程邏輯器件，降低了每個器件的成本和功耗，提供更多的接口。 Stratix III FPGA的SGMII
- 關(guān)鍵字： Altera Stratix III FPGA SGMII 以太網(wǎng)
OMAP35x實(shí)現(xiàn)高畫質(zhì)和直觀的用戶界面
- 為了滿足消費(fèi)者要求產(chǎn)品具備更加直觀的用戶界面、更強(qiáng)大的高級圖形效果，而且可以支持將各種設(shè)備連接至因特網(wǎng)等的需求，德州儀器(TI)推出采用ARM Cortex-A8內(nèi)核的OMAP35x系列處理器，可應(yīng)用于便攜式導(dǎo)航設(shè)備、因特網(wǎng)設(shè)備，以及便攜式病人監(jiān)護(hù)設(shè)備等。 OMAP35x處理器進(jìn)一步豐富了TI業(yè)經(jīng)驗(yàn)證的領(lǐng)先無線手機(jī)技術(shù)，能夠幫助主流客戶滿足新市場領(lǐng)域的要求，如車載應(yīng)用、消費(fèi)類設(shè)備、嵌入式以及醫(yī)療設(shè)備等。這種集成的單芯片處理器將照片級真實(shí)感圖形效果與高級視頻DSP技術(shù)相結(jié)合，在市場上各種單芯片組合
- 關(guān)鍵字： ARM OMAP35x DSP OMAP3530
突發(fā)通信中Turbo碼的FPGA實(shí)現(xiàn)
- Turbo碼一種低信噪比條件下也能達(dá)到優(yōu)異糾錯性能的信道編碼。早期為了強(qiáng)調(diào)Turbo碼接近香農(nóng)限的優(yōu)異性能，研究的碼字度非常大[1～2]，存在譯碼復(fù)雜度大、譯碼時延長等問題。突發(fā)數(shù)據(jù)通信以傳輸中小長度的數(shù)據(jù)報文業(yè)務(wù)為主，所以突發(fā)通信中的Turbo碼的碼長也是中等長度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應(yīng)用，研究了短幀長Turbo碼編譯碼算法的FPGA實(shí)現(xiàn)。實(shí)現(xiàn)中采用了優(yōu)化的編譯碼算法，以降低譯碼復(fù)雜度和譯碼延時。最后仿真和測試了Turbo譯碼器的糾錯性能和吞吐量。 1 Turbo碼編碼器的F
- 關(guān)鍵字： Turbo FPGA RSC
安富利電子元件部推出低成本Spartan-3A FPGA評估工具套件
- 安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出價格僅為39美元Xilinx® Spartan®-3A 評估工具套件。這套件工具上裝有Xilinx的 Spartan-3A 400A 現(xiàn)場可編程門陣列 (FPGA)，為設(shè)計師評估或測試其針對低成本大批量應(yīng)用的設(shè)計提供了高性價比解決方案。 設(shè)計師可以用Spartan-3A工具套件進(jìn)行FPGA原型設(shè)計、研究Xilinx MicroBlaze™軟處理器、嘗試各種不同的FPGA配置技術(shù)以及驗(yàn)證低成本的FPGA設(shè)計
- 關(guān)鍵字： 安富利 Spartan-3A FPGA
基于FPGA的高速PID控制器設(shè)計與仿真
- 在CNC(電腦數(shù)控)加工、激光切割、自動化磨輥弧焊系統(tǒng)、步進(jìn)／伺服電機(jī)控制及其他由電機(jī)控制的機(jī)械組裝定位運(yùn)動控制系統(tǒng)中，PID控制器應(yīng)用得非常廣泛。其設(shè)計技術(shù)成熟，長期以來形成了典型的結(jié)構(gòu)，參數(shù)整定方便，結(jié)構(gòu)更改靈活，能滿足一般控制的要求。 此類運(yùn)動控制系統(tǒng)的被控量常為速度、角度等模擬量，被控量與設(shè)定值之間的誤差值經(jīng)離散化處理后，可由數(shù)字PID控制器實(shí)現(xiàn)的控制算法加以運(yùn)算，最后再轉(zhuǎn)換為模擬量反饋給被控對象，這就是PID控制中常用的近似逼近原理。 采用這種結(jié)構(gòu)設(shè)計的控制系統(tǒng)，其性能只能與原連
- 關(guān)鍵字： FPGA PID控制器 A／D變換 EDA
釋放未來物理硬件設(shè)計的無限潛力
- 能否創(chuàng)建真正具有競爭力的產(chǎn)品在本質(zhì)上取決于設(shè)計是否有優(yōu)勢，能否在市場獲得認(rèn)可。過去，組件在電路板上排布與連接的方式具有很高的區(qū)分度。而今天，業(yè)界不斷的全球化和接口的標(biāo)準(zhǔn)化讓板級的區(qū)分更加困難也更加難以維持。 隨著技術(shù)不斷進(jìn)步，電子產(chǎn)品也在不斷發(fā)展，當(dāng)今可以真正區(qū)分產(chǎn)品的通常是嵌入在該器件中的智能水平-這一趨勢從20年前經(jīng)濟(jì)的微處理器快速發(fā)展時就開始顯現(xiàn)。向軟領(lǐng)域的發(fā)展意味著產(chǎn)品的真正價值主要由器件中的編程智能實(shí)現(xiàn)，而不是取決于其所屬的物理平臺屬性。 對于電子產(chǎn)品開發(fā)公司，這意味著花在板級實(shí)
- 關(guān)鍵字： FPGA PCB NanoBoard
降低功耗：小心“過度設(shè)計”
- 當(dāng)前，降低功耗不僅成為節(jié)電的必由之路，并且被賦予了環(huán)保的神圣使命。因此所有的設(shè)計者都十分關(guān)心功耗問題。不過，在設(shè)計時還要謹(jǐn)防過度設(shè)計（overdesign）現(xiàn)象，使各個部分協(xié)調(diào)一致，達(dá)到整個功耗的降低。 應(yīng)用是個很復(fù)雜的問題，其中有許多要素。你需要針對問題提供整體化的解決方案。在深刻理解最終應(yīng)用的情況下，你會發(fā)現(xiàn)是否出現(xiàn)了過度設(shè)計；有時候，出于市場等方面的考慮，會出現(xiàn)過度設(shè)計的做法，這最終會導(dǎo)致功耗過高。 系統(tǒng)設(shè)計與SoC設(shè)計的相對比例問題，軟、硬件比例問題，IC的驅(qū)動電壓是否越低就越好？
- 關(guān)鍵字： 降低功耗 SoC 過度設(shè)計 DSP Bolosigno 300 Bolosigno250
合眾達(dá)電子榮獲TI授予“07年亞太區(qū)最大DSP分銷商”殊榮【圖】
- 恭喜合眾達(dá)電子獲得TI授予 "07年亞太區(qū)最大DSP分銷商"殊榮！ 2008年4月29日至30日在大連舉行的德州儀器亞太區(qū)分銷商大會上，鑒于公司在DSP市場推廣上的優(yōu)異表現(xiàn)，合眾達(dá)電子獲得了TI頒發(fā)的2007年度亞太區(qū)最大DSP分銷商——Highest Catalog DSP Resale的榮譽(yù)。 在過去13年的成長歷程中，合眾達(dá)電子本著“務(wù)實(shí)、誠信、學(xué)習(xí)、創(chuàng)新”的精神，業(yè)績不斷提升。合眾達(dá)不僅成為國內(nèi)DSP 產(chǎn)品
- 關(guān)鍵字： 合眾達(dá) TI DSP 分銷商
JavaCard CPU的設(shè)計與FPGA實(shí)現(xiàn)
- 1 JavaCard簡介 智能卡是指集成了CPU、ROM、RAM、COS(芯片操作系統(tǒng))和EEPROM，能儲存信息和圖像，具備讀/寫能力，信息能被加密保護(hù)的便攜卡。智能卡的最基本標(biāo)準(zhǔn)是 ISO/IEC7816。智能卡在銀行、電信等行業(yè)得到廣泛應(yīng)用，但在發(fā)展過程中也遇到很多問題，主要有：各廠商指令集不統(tǒng)一；編程接口APIs太復(fù)雜；開發(fā)環(huán)境不通用，新卡開發(fā)都要熟悉開發(fā)環(huán)境；系統(tǒng)不兼容，專卡專用。由于開發(fā)門檻過高，影響了智能卡的發(fā)展。市場對智能卡的發(fā)展提出了新的要求，Sun公司提出了Java Card
- 關(guān)鍵字： JavaCard CPU FPGA 智能卡
TMS320VC5402 HPI接口與PCI總線接口設(shè)計
- 數(shù)字信號處理器DSP(Digital Signal Processor)是一種特別適合于進(jìn)行數(shù)字信號處理的微處理器，憑借其運(yùn)算速度快、功能強(qiáng)等特點(diǎn)，在各個領(lǐng)域的應(yīng)用越來越廣泛。但在很多場合下需要將DSP的各種外圍設(shè)備同計算機(jī)連接，以實(shí)現(xiàn)數(shù)據(jù)傳輸。通常情況下可利用DSP的串口或I／O口來實(shí)現(xiàn)，但無論是接串口還是接I／O口都要占用DSP的硬件資源，同時數(shù)據(jù)的傳輸速度有時也不能滿足系統(tǒng)的要求。為了解決這一問題，將DSP的HPI口通過PCl2040芯片橋接到PCI總線。本文以TMS320VC5402(簡稱VC
- 關(guān)鍵字： DSP PCI總線 HPI控制寄存器
如何用DSP和FPGA構(gòu)建多普勒測量系統(tǒng)
- 隨著FPGA性能和容量的改進(jìn)，使用FPGA執(zhí)行DSP功能的做法變得越來越普遍。
- 關(guān)鍵字： FPGA DSP 多普勒 測量系統(tǒng)
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關(guān)帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473