fpga+mpu+mcu 文章最新資訊

一種寬帶復(fù)接器的設(shè)計(jì)與實(shí)現(xiàn)

信息時(shí)代的到來(lái)使人們需要共享越來(lái)越多的信息。隨著信息及其需求的爆炸性增長(zhǎng),信息的選擇及傳輸速率成為一個(gè)重要問(wèn)題。有線電視網(wǎng)絡(luò)有其固有的高帶寬特性,適合大容量的數(shù)據(jù)傳輸和實(shí)時(shí)性要求,使寬帶數(shù)字接入成為可能。
關(guān)鍵字：實(shí)現(xiàn) 設(shè)計(jì) 寬帶 DVB-C數(shù)據(jù)廣播 TS復(fù)接器 DSP FPGA 網(wǎng)絡(luò)

幾家公司聯(lián)合在亞洲啟動(dòng)協(xié)處理研討會(huì)

安富利公司 (NYSE: AVT) 旗下安富利電子元件部、The MathWorks、德州儀器(TI) 和賽靈思(Xilinx)宣布將舉辦為期2天的協(xié)處理SpeedWay設(shè)計(jì)研討會(huì)(Co-Processing SpeedWay Design Workshop™)。研討會(huì)將以最新推出的Spartan-3A DSP FPGA / DaVinci開(kāi)發(fā)平臺(tái)為基礎(chǔ)，講解如何“用基于模型化的設(shè)計(jì)方法，進(jìn)行FP
關(guān)鍵字：安富利德州儀器 FPGA DSP

基于FPGA 的簡(jiǎn)化UART 電路設(shè)計(jì)

摘要：本文闡述了通用異步發(fā)生器UART 的功能特點(diǎn)，介紹了用硬件描述語(yǔ)言Verilog 來(lái)開(kāi)發(fā)各個(gè)模塊，并給出仿真結(jié)果。本設(shè)計(jì)使用Altera 的FPGA 芯片，將UART 的核心功能嵌入到FPGA 內(nèi)部，能夠?qū)崿F(xiàn)異步通信的功能，可以
關(guān)鍵字： FPGA UART 電路設(shè)計(jì)

基于FPGA的線陣CCD驅(qū)動(dòng)時(shí)序及模擬信號(hào)處理的設(shè)計(jì)

為保證線陣CCD在圖像測(cè)量中正常、穩(wěn)定工作，必須設(shè)計(jì)出適合其工作的時(shí)序驅(qū)動(dòng)電路。在分析TCDl501D線陣CCD驅(qū)動(dòng)時(shí)序關(guān)系的基礎(chǔ)上，通過(guò)分析CCD輸出的圖像信號(hào)，給出了內(nèi)、外相關(guān)雙采樣的時(shí)序控制。最后，利用quanus7．2軟件平臺(tái)結(jié)合VHDL語(yǔ)言進(jìn)行開(kāi)發(fā)，對(duì)所需驅(qū)動(dòng)脈沖進(jìn)行仿真設(shè)計(jì)。仿真結(jié)果表明，該驅(qū)動(dòng)電路簡(jiǎn)單、功耗小、成本低、抗干擾能力強(qiáng)，適用于設(shè)備小型化的要求。
關(guān)鍵字： FPGA CCD 線陣驅(qū)動(dòng)

基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

簡(jiǎn)單介紹了全數(shù)字鎖相環(huán)(ADPLL)的結(jié)構(gòu)和工作原理，提出一種在FPGA的基礎(chǔ)上可增大全數(shù)字鎖相環(huán)同步范圍的設(shè)計(jì)方法，并給出了部分verilog HDL設(shè)計(jì)程序的代碼和仿真波形。
關(guān)鍵字： FPGA 全數(shù)字鎖相環(huán)

基于FPGA的RS編碼器的設(shè)計(jì)與實(shí)現(xiàn)

RS碼是線性分組碼中一種典型的糾錯(cuò)碼，既能糾正隨機(jī)錯(cuò)誤，也能糾正突發(fā)錯(cuò)誤，在現(xiàn)代通信領(lǐng)域越來(lái)越受到重視。文中介紹基于FPGA使用Verilog―HDL語(yǔ)言的RS(15，9)編碼器的設(shè)計(jì)方法，并在QuartusII 5．O軟件環(huán)境下進(jìn)行了功能仿真，仿真結(jié)果與理論分析相一致，該設(shè)計(jì)方法對(duì)實(shí)現(xiàn)任意長(zhǎng)度的RS編碼有重要參考價(jià)值。
關(guān)鍵字： FPGA RS編碼器

飛銳泰克及其以MCU為核心的低成本開(kāi)發(fā)工具

飛銳泰克及其以MCU為核心的低成本開(kāi)發(fā)工具,作為一家專門為飛思卡爾成立的IDH公司，飛銳泰克具有其獨(dú)特的經(jīng)營(yíng)模式。公司副總經(jīng)理馮先生在接受采訪時(shí)表示，飛銳泰克和傳統(tǒng)的Design House在理念上有很大的不同，傳統(tǒng)的Design House是不賣芯片的，而飛銳泰克的做法
關(guān)鍵字：成本開(kāi)發(fā)工具核心 MCU 及其泰克

基于FPGA的圖像采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

1、引言視頻圖像采集是視頻信號(hào)處理系統(tǒng)的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向發(fā)展。圖像采集系統(tǒng)在當(dāng)今工業(yè)、軍事、醫(yī)學(xué)各個(gè)領(lǐng)域都有著極其廣泛的應(yīng)用，如使用在遠(yuǎn)程監(jiān)控、安防、遠(yuǎn)程抄
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 系統(tǒng) 采集 FPGA 圖像基于

用內(nèi)部邏輯分析儀調(diào)試FPGA

推動(dòng)FPGA調(diào)試技術(shù)改變的原因　　進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí)，F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和FPGA早期使用時(shí)，如果發(fā)現(xiàn)設(shè)計(jì)不能正常工作，工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號(hào)引到引腳，然
關(guān)鍵字： FPGA 邏輯分析儀調(diào)試

擴(kuò)散爐溫度自動(dòng)控制系統(tǒng)中的FPGA設(shè)計(jì)

擴(kuò)散爐溫度自動(dòng)監(jiān)控系統(tǒng)是對(duì)雙管擴(kuò)散爐溫控部分進(jìn)行改造，以提高爐溫精度，從而提高生產(chǎn)線的成品率，降低系統(tǒng)能耗。通過(guò)對(duì)Actel公司的Fusion系列器件FPGA編程實(shí)現(xiàn)系統(tǒng)的硬件控制。用C語(yǔ)言對(duì)Actel FPGA內(nèi)置的8051軟核編程實(shí)現(xiàn)系統(tǒng)的軟件控制。整個(gè)監(jiān)控系統(tǒng)完成數(shù)據(jù)采集、控制算法和ZigBee無(wú)線傳輸?shù)裙δ堋y(cè)試表明，采用Fusion FPGA設(shè)計(jì)．可以同時(shí)完成多路溫度控制，整個(gè)系統(tǒng)的控制精度也有進(jìn)一步的提高。
關(guān)鍵字： FPGA 設(shè)計(jì) 控制系統(tǒng) 自動(dòng) 溫度擴(kuò)散轉(zhuǎn)換器

TI推出實(shí)時(shí)控制的新型 C2834x Delfino MCU

　　日前，德州儀器 (TI) 宣布推出性能提升兩倍、工作頻率高達(dá) 300 MHz 并高度集成了 516KB 單周期存取 RAM 存儲(chǔ)器、高分辨率脈寬調(diào)制輸出 (PWM)、32 位 QEP 模塊以及其它控制導(dǎo)向型特性的 TMS320C2834x系列 Delfino 浮點(diǎn)控制器，從而可為高端控制應(yīng)用提供高性能、高浮點(diǎn)精度以及優(yōu)化的控制外設(shè)，以充分滿足系統(tǒng)效率、精度以及可靠性等嚴(yán)格的性能要求。新型 Delfino 器件由兩套精心設(shè)計(jì)的全新模塊化 controlCARD 工具提供支持，可實(shí)現(xiàn)伺服驅(qū)動(dòng)、可再生能源、
關(guān)鍵字： TI，MCU，浮點(diǎn)控制

Microchip PIC18F87J90系列擴(kuò)展8位LCD MCU存儲(chǔ)

　　全球領(lǐng)先的單片機(jī)和模擬半導(dǎo)體供應(yīng)商——Microchip Technology Inc.（美國(guó)微芯科技公司）今天宣布推出采用納瓦（nanoWatt）技術(shù)的PIC18F87J90 8位LCD直接驅(qū)動(dòng)單片機(jī)（MCU）。這些64引腳和80引腳封裝的新器件，擴(kuò)展了Microchip LCD MCU系列的存儲(chǔ)容量，并提供了更豐富的外設(shè)。新器件具備64至128 KB的閃存及4 KB的RAM內(nèi)存，是業(yè)界首款既備有實(shí)時(shí)時(shí)鐘和日歷（RTCC），又包含容性觸摸傳感或精確時(shí)間測(cè)量所需的充電時(shí)間測(cè)量單
關(guān)鍵字： Microchip，MCU，LCD PIC

基于單片機(jī)、EDA技術(shù)的波形發(fā)生器的設(shè)計(jì)

　該波形發(fā)生器以單片機(jī)(MCS8031)為中心控制單元，由鍵盤輸入模塊、數(shù)碼管顯示模塊、D/A波形發(fā)生模塊、幅值調(diào)整模塊組成。采用DDFS技術(shù)，先將要求的波形數(shù)據(jù)存儲(chǔ)于EEPROM中，這樣可以保證掉電以后波形數(shù)據(jù)不丟失。　
關(guān)鍵字：發(fā)生器設(shè)計(jì) 波形技術(shù) 單片機(jī) EDA 基于單片機(jī) EDA技 DDFS 波形發(fā)生 FPGA VHDL

FPGA的可重構(gòu)測(cè)控系統(tǒng)應(yīng)用設(shè)計(jì)的研究

1可重構(gòu)測(cè)控系統(tǒng)的提出測(cè)控系統(tǒng)一般是指基于計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)采集和控制的系統(tǒng)。測(cè)控系統(tǒng)在工業(yè)現(xiàn)場(chǎng)控制、家...
關(guān)鍵字： FPGA 測(cè)控系統(tǒng) 應(yīng)用設(shè)計(jì)

瑞薩攜手EngineLab 成功舉辦汽車電子研討會(huì)

　　2009年的1月，瑞薩中國(guó)攜手美國(guó)EngineLab公司成功在中國(guó)重要的汽車產(chǎn)業(yè)城市長(zhǎng)春舉辦了針對(duì)汽車制造商的汽車電子現(xiàn)場(chǎng)研討會(huì)，之后的2月又于蕪湖以CIS為中心再次舉辦同類會(huì)議。研討會(huì)上，瑞薩向開(kāi)發(fā)者們闡述了瑞薩在華的汽車電子戰(zhàn)略，并展示了針對(duì)馬達(dá)制動(dòng)、儀表板、車載音響、汽車導(dǎo)航等系統(tǒng)的產(chǎn)品、技術(shù)以及解決方案。作為瑞薩緊密的開(kāi)發(fā)合作伙伴，EngineLab公司也展示了基于瑞薩最新的32位MCU產(chǎn)品SH-2A的引擎制動(dòng)系統(tǒng)方案。　　引擎和自動(dòng)變速等動(dòng)力系統(tǒng)，是汽車的基本部件，也是中國(guó)政府和正成
關(guān)鍵字：瑞薩 EngineLab MCU