2 FPGA硬件設計與實現
2．1 概述
FPGA的設計使用的是ACTEL公司的Libero IDE集成開發環境。FPGA的內部電路由A／D轉換模塊、PWM模塊、10路PWM控制信號選擇模塊、PS2模塊、50 Hz時鐘信號產生模塊、報警電路模塊(FPGA實現)、LCD顯示模塊和Core805l模塊等構成。圖1給出系統電路框圖。這些硬件模塊搭建組成整個控制系統，其中Core 8051模塊是整個FPGA內部電路的核心，所有的數據通過8051進行處理并顯示。

2．2 電路模塊的設計與實現
(1)A／D轉換模塊ACTEL FPGA中的A／D轉換模塊將模擬到的數字轉換嵌入在FPGA中，通過軟件配置來實現不同A／D轉換的精度。擴散爐溫控系統設計中，模擬信號輸入沒定為20路，分別是10路經過放大后的溫度傳感器電壓信號和10路手動控制輸入的電壓信號。該模塊采用分時采樣的方法，對20路的模擬信號做A／D轉換，將轉換的結果、通道號和有效信號輸送給8051的I／O端口，然后在軟件中再讀取所需要的通道轉換的數字信號。
(2)毛刺濾除模塊用邏輯分析儀測試A／D轉換后的輸出結果時，發現轉換有效信號DATAVAIJD有毛刺，為保證8051信號輸入的準確性，對有效信號必須處理，保證正確地采集到MD的轉換結果，避免信號采集錯誤。由于DATAVALID的頻率為2 MHz，用高頻率10 MHz的時鐘信號可以濾除毛刺。該模塊的設計思想是讓時鐘信號為10 MHz的高頻信號，經過D觸發器濾除毛刺。
(3)PS2模塊根據PS2的通信協議，將輸入的串行數據轉換為并行數據和一位轉換有效的使能信號。將這些信號傳輸到805l，并運行軟件程序處理，實現整個系統的設定數據輸入，即各個通道參數的設定。由于高頻時鐘所產生的有效信號，其脈沖信號非常窄，在硬件電路設計時將這個信號加寬到PS2模塊工作時鐘周期的12倍，這樣在8051程序的執行中，可采集到這個有效信號。PS2模塊在系統中的連接如圖2所示。

(4)10路PWM控制信號選擇模塊PWM模塊中的復位控制信號PWMRST用于控制該通道是否開啟，將這個復位信號輸送到相應的PWM通道，實現該通道的通斷控制。控制信號PWMDATA用來控制占空比的數據，將這個控制數據輸送到相應的PWM模塊。
(5)PWM模塊寬度可調脈沖模塊(簡稱PWM)，用來控制可控硅的通斷。該模塊的輸入信號包括50Hz的時鐘信號和脈沖占空比控制信號，將其傳輸給PWM模塊，從而控制輸出信號的占空比，來調節加載在電爐絲兩端的電壓在一個時鐘周期內的通斷比，達到調節電爐絲加熱功率的目的。該模塊是一個帶復位的PWM。復位信號可用作端口關閉的信號，可直接控制通道是否加熱。
(6)報警電路模塊報警電路模塊包括：聲音報警和發光二極管指示兩部分。其控制信號都是由805l軟核給出，控制指令一路直接輸出到LED，另一路則連接到50 Hz信號的選通端，當805l給出報警數據時，LED為高電平，紅燈亮，同時選通50 Hz的信號輸出到蜂鳴器端，完成報警。
(7)50 Hz時鐘信號產生模塊PWM模塊需要50 Hz的工作時鐘，模塊通過分頻的方法產生所需的時鐘，采用計數器分頻的方法，將2 MHz的輸入信號作為計數脈沖信號，輸出脈沖是計數器的最高位，實現分頻。該電路簡單，占用的資源也比較少。
(8)LCD顯示模塊 系統設計選用640x480點陣的LCD顯示屏，用MAX―EPM3128ACT CPLD做成的控制板代替LCD控制器，16個地址口、8個數據口和4個控制口的控制板與外圍處理器相連接。因為不需從LCD的屏幕讀取數據，4個控制口只用到了命令／數據選擇控制信號CMD和寫信號WR。在顯示中對LCD的操作即是對一個RAM的讀寫，將顯示的點陣信息寫入到相應的RAM地址中即可。內部有兩塊相同的RAM模塊，可對不同部分的RAM操作，這樣可以增加LCD的刷新頻率，顯存數據可交替讀寫，還可以邊寫邊顯示。LCD控制器的數據／命令的選擇信號就是CMD信號。圖3給出LCD接口與FPGA的連接原理圖。

(9)ZigBee無線傳輸電路選用基于MCl3192射頻收發器作為ZigBee無線傳輸模塊。模塊內嵌的軟件協議支持免碰撞串行通訊的功能，使多點TTL/2RS232／RS485數據流透明的傳輸，互不影響。從8051的串口輸出端發送數據給無線傳輸模塊。在8051串行數據輸入端接收發送成功或失敗的反饋信號。805l發送和接收的都是TTL電平信號。另一端ZigBee模塊直接與PC機的RS232串口相連接，用來接收從8051中發送的數據。圖4給出模塊間的連接框圖。